Simulação de um computador com interrupção Fellipe Venceslau Isensee
Agenda INTRODUÇÃO TEÓRICA APRESENTAÇÃO DO PROJETO
Um computador simplificado Códigos de operação Código Operação 00 Parar 01 Somar ao Acumulador 10 Subtrair do Acumulador 11 Copiar do Acumulador Ir para: Cpu do Projeto
Controlador Ir para: Controlador do Projeto
Interrupção O controlador para o que está fazendo para atender o dispositivo que pediu a interrupção. Assim que termina esse atendimento, retorna a rotina anterior.
Unidade de controle (com capacidade de atender a interrupção)
Agenda INTRODUÇÃO TEÓRICA APRESENTAÇÃO DO PROJETO
CPU Ir para: Cpu Teórica
Controlador Ir para: Controlador Teórico
Linguagem de máquina para o computador simplificado Local da Memória Op-code (binário) Endereço (binário) Hexa-Decimal Op-Code 10 111011 BB 02 59(3Bh) 1 01 111100 7C 60(3Ch) 2 111101 BD 61(3Dh) 3 111110 7E 62(3Eh) 4 111111 7F 63(3Fh) 5 11 100111 E7 03 (27h) 6 00 3F 64(3Ch) 59 0000 09 60 61 62 20 63 -9h +10h -01h +20h +10h Gravar na memória Parar Ir para: Forma de onda
Configuração da memória @memory main.mem.m @0 BB 7C BD 7E 7F E7 3F @3b 09 10 01 20 10
Simulação Comportamento normal
Simulação Comportamento com interrupção
Simulação Comportamento com interrupção
Configuração da memória no fim da execução @memory main.mem.m @0 BB 7C BD 7E 7F E7 3F @27 36 @3b 09 10 01 20 10
Obrigado! Executado por: Fellipe Venceslau Isensee Fellipe.isensee@gmail.com