MO801 - Tópicos em Arquitetura e Hardware Michele Tamberlini 05/2006

Slides:



Advertisements
Apresentações semelhantes
Sistemas Digitais Projeto RTL – Unidade de Controle
Advertisements

Arquitetura e organização de computadores.
Entrada e Saída Introdução.
Introdução a Sistemas Fuzzy no Matlab e uso do Simulink
Projecto de Hardware com FPGAs
Pontifícia Universidade Católica do Rio Grande do Sul
Fernando Moraes e Ney Laert Vilar Calazans
Aula 12 – Prototipação de Processadores e Entrada e Saída LABORG 1º/junho/2009 Ney Laert Vilar Calazans.
Parte 9 – Prototipação de Processadores e Entrada e Saída LABORG 27/novembro/2009 Ney Laert Vilar Calazans.
Ney Laert Vilar Calazans
AULA 1: Introdução a Sistemas Embarcados
VHDL Linguagem de Descrição e Síntese de Circuitos Digitais
Sistemas Digitais Projeto RTL – Unidade de Execução
Unidades de Execução e de Controle Sistemas Digitais.
Lógica reconfigurável por hardware
1 Builder Padrões de projeto Projeto de Sistemas de Software Aleksander Bruno Gadelha Setembro, 2008.
MC 542- Organização de Computadores
VHDL (outros tópicos) MO801/MC912.
Altera NIOS II: uma breve introdução
Altera Excalibur Galileu Batista.
Tiago Salmito SystemC Tiago Salmito
Introdução ao Quartus II
Descrição de hardware em SystemC
Universidade Federal do Rio Grande do Sul Programa de Pós-Graduação em Computação Exploração do espaço de projeto para uma arquitetura de processamento.
CAPÍTULO Sistemas de supervisão 2. Sistema SCADA
MOSTRA DE TRABALHOS DE CONCLUSÃO FACULDADE DE INFORMÁTICA PUCRS
Reliability verification of Digital Systems Design based on mutation Analysis Samuel S. Marczak.
CV2E – Sistema para Criptografia Digital
FLI – ModelSim Pedro Velho.
Professor: Erivelto Tschoeke – UDESC/CEPLAN
Professor: Carlos Roberto da Silva Filho, M. Eng.
Sistemas Digitais Microprocessados
TIPOS DE TESTES APLICÁVEIS E NÃO APLICÁVEIS AO PROJETO
Sistemas Operacionais
Introdução ao MatLab Aula 1
Brazil-IP Program Angelo Brito, Camila Nunes, Marcelo Albuquerque, Maria Cireno, Maryane Brasilino, Rafael Barbosa, Rafael Lima, Raphael Almeida Universidade.
Programação Avançada Prof. Natalia Castro Fernandes
FPGA e CPLD.
Lógica reconfigurável por hardware
Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas
Validação de VHDL: técnicas e ferramentas
Especificação de Requisitos de Software - ERSw
Introdução a Linguagens de Programação
Objetivos das Atividades de Implementação • Implementar as classes do modelo de projeto em termos de componentes (código fonte ou executável, etc.) •
Padrões de Projeto e Arquitetura em Camadas
Desenvolvimento de um Controle Reconfigurável para Sistemas de Tempo Real Crítico Sistema para aplicações em Mecatrônica e Automobilística.
Professor: Márcio Amador
Sistemas Operacionais
SISTEMAS OPERACIONAIS I
Projeto Arte, Ciência e Tecnologia
OMNeT++.
Introdução a Organização e Arquitetura de Computadores
MO801: Tópicos em Arquitetura e Hardware 1 Tópicos em System-Level Design Tecnologia de Projeto Sandro Rigo
Hardware Description Language Aula 4 –VHDL (introdução)
Transformada Rápida de Fourier para FPGA
VRML. Roteiro  Introdução  A história de VRML  Visão geral  Potencial  Fundamentos  Ferramentas de software  Vantagens e Desvantagens  Conclusões.
Introdução à Linguagem VHDL
Tópicos em System-Level
Implementação de uma arquitetura de Redes Neurais MLP utilizando FPGA
Sistemas Digitais Introdução ao Quartus II Monitoria Sistemas Digitais – {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br Introdução ao Quartus II.
Introdução a VHDL Monitoria de Digitais.
Software Básico Introdução à Organização de Computadores Capítulo 1 Mitsuo Takaki
O que é multimídia.
Engenharia de Sistemas Embarcados Aula 5: Um Conjunto Básico de Ferramentas.
Processamento Digital de Sinais (PDS)
Dispositivos Reconfiguráveis
COMPILADORES 02 Prof. Marcos. COMPILADORES Do Programa à Execução Computadores das mais variadas arquiteturas têm funcionamento:
Sistemas Digitais Pinagem Monitoria Sistemas Digitais – {aqc, fbla, gamsd, mls2, cin.ufpe.br Pinagem Pinagem: – Relação entre os pinos.
PROJETO E IMPLEMENTAÇÃO DE DECODIFICADORES DE CÓDIGO EM PLATAFORMAS FPGA Felipe de Oliveira de Araújo e Ricardo Ribeiro dos Santos Faculdade da Computação.
Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 02 – Arquiteturas de Sistemas Digitais.
Transcrição da apresentação:

MO801 - Tópicos em Arquitetura e Hardware Michele Tamberlini 05/2006 DSP Builder - Altera MO801 - Tópicos em Arquitetura e Hardware Michele Tamberlini 05/2006

DSP Builder Roteiro Introdução Funcionalidades MegaCore MATLAB / SIMULINK SOPC Builder Bibliotecas

Introdução Algoritmos modernos exigem capacidade de processamento DSP cada vez maiores, necessários para implementação de novos padrões de sistemas: Comunicação de dados com e sem fio Compressão de som e imagem Sistemas criptográficos Transmissão de imagens Utilização de FPGAs para implementar sistemas de DSP de alto desempenho Um único dispositivo e um custo muito menor. Capacidade de processamento e ordens de grandeza superior se comparadas com a utilização de DSPs convencionais

DSP Builder Ferramenta de desenvolvimento de DSP (digital signal processing) que conecta o Quartus II da Altera e as ferramentas MATLAB/SIMULINK (Mathworks). Encurta ciclos do projeto de DSP Ajuda a criar representação de hardware de um projeto DSP em um ambiente de desenvolvimento algoritmo-amigável As funções do MATLAB e os blocos do Simulink podem ser combinados com blocos do DSP Builder e funções de MegaCore do IP (propriedade intelectual) Para o uso da função de MegaCore com DSP Builder, é necessário: DSP Builder v5.1 ou superior Software Quartus II versão 5.1 ou superior

DSP Builder Ferramentas de desenvolvimento da Altera, incluindo o DSP Builder, SOPC Builder, e Quartus II, fornecem uma plataforma detalhada do projeto Permite o aproveitamento dos benefícios da lógica programável, ao construir um co-processor FPGA ou uma arquitetura de hardware DSP dedicada.

Overview - Fluxo de design DSP

MegaCore As funções de MegaCore da Altera são funções parametrizadas do IP Filtros FIR (finite impulse response), FFTs (fast Fourier transforms) Podem ser configurados, rápido e facilmente, às exigências de desempenho do sistema Basta configurar os parâmetros da função e incluí-la no projeto como um novo bloco

MATLAB Ferramenta de desenvolvimento voltada para aplicação matemática, auxilia o processo de desenvolvimento do algoritmo DSP Provê ambiente de simulação para desenvolver o algoritmo Simula o algoritmo e compara o resultado da simulação com os valores esperados.

MATLAB / SIMULINK - Desenvolvida para simulação de processos Ambiente de desenvolvimento em 2 níveis: Desenvolvimento do algoritmo utilizando linguagem proprietária (Mathworks) para descrição de algoritmos, com arquivos em formato .M, no próprio ambiente do MATLAB Ambiente gráfico interativo de desenvolvimento de sistemas chamado SIMULINK - Desenvolvida para simulação de processos Utiliza recursos do MATLAB Podem ser instanciados blocos de desenvolvimento em .M Fornece um conjunto customizável de bibliotecas

MATLAB / SIMULINK

MATLAB / SIMULINK O uso integrado das ferramentas permite desenvolvimento de algoritmos e sistemas de forma muito eficiente, permite Desenvolver partes do algoritmo Simular as partes individualmente e depois integrá-las no sistema completo Simular o sistema e verificar o resultado final.

DSP Builder Ferramenta de desenvolvimento que integra em um único ambiente os fluxos de projeto do MATLAB e de FPGA, permite de forma simples e direta: Implementar um algoritmo DSP utilizando recursos do DSP Builder (blocos para o SIMULINK) no SIMULINK Simular o sistema criado Converter o algoritmo para código RTL em HDL Simular o código RTL utilizando os mesmos vetores de teste do SIMULINK Compilar o projeto, carregá-lo em hardware e testar em hardware o sistema completo

Fluxo de desenvolvimento – Altera e Mathworks

DSP Builder - SOPC Builder DSP Builder é integrada com a ferramenta SOPC Builder Permite que o usuário construa sistemas que incorporam projetos Simulink e processadores embutidos Altera e núcleos de IP

SOPC Builder Os componentes do SOPC Builder incluem Processadores embutidos que são internos ou externos ao FPGA e aos periféricos Núcleos de IP Núcleos periféricos customer-created Dispositivos off-chip, como ASSPs e ASICs

Bloco SignalCompiler Lê arquivos do Simulink (.mdl) que são construídos usando blocos do DSP Builder e MegaCore Gera arquivos VHDL e linguagem de comando da ferramenta (Tcl) scripts para síntese, implementação do hardware e simulação.

DSP Builder

DSP Builder Após a instalação, o DSP Builder acrescenta uma nova biblioteca de blocksets ao SIMULINK São incluídos modelos .M e .MDL ao sistema Os blocos contem: Descrição das funções básicas em .MDL e .M Respectiva descrição em HDL da funcionalidade a ser implementada em hardware Permite também a inclusão de blocos para Converter o projeto para HDL Compilar o código HDL gerado Configurar o componente Simular o código RTL gerado utilizando o Modelsim

Bibliotecas do DSP Builder

Algumas bibliotecas AltLab: permite controlar a compilação, simulação e verificação dos dispositivos, criar novos modelos, importar modelos VHDL para formato .M/.MDL e criar subsistemas novos Arithmetic: contem funções aritméticas básicas para valores inteiros SOPC Builder Links: permite incluir sinais necessários à criação de um periférico ou de uma instrução proprietária para o NIOS II. Gate & Control: contem blocos lógicos básicos (and, or, xor, etc.) e módulos de controle digitais simples, como MUX, decodificadores, etc.

Referências Bibliográficas http://www.altera.com/products/software/products/dsp/dsp-builder.html http://www.altera.com/products/software/products/sopc/design/sop-design_flow.html http://www.altera.com/products/ip/altera/t-alt-matlab.html http://www.altera.com/literature/manual/mnl_dsp_builder.pdf http://www.picomponentes.com.br/files_pi/DSPBuilder.pdf