Aula 4 - Introdução a FPGAs (Continuação) LABORG 24/março/2008 Fernando Gehm Moraes César Augusto Missio Marcon Ney Laert Vilar Calazans.

Slides:



Advertisements
Apresentações semelhantes
Pesquisa Avançada, Tutorial de Estilo Orientado
Advertisements

DISPLAY DE 7 SEGMENTOS
A17 – Primeiros passos na utilização das TIC
USANDO O KEEPVID E O MEDIA-CONVERT
Support.ebsco.com A lista de resultados do EBSCOhost Tutorial.
VISÃO GERAL Profa. Fernanda Denardin Walker
Fernando Gehm Moraes Ney Laert Vilar Calazans
Circuitos básicos e representação em VHDL
Fernando Gehm Moraes Ney Laert Vilar Calazans
Ney Laert Vilar Calazans
Fernando Gehm Moraes Ney Laert Vilar Calazans
Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática Programa de Pós-Graduação em Ciência da Computação Xilinx ChipScope Pro.
Ney Laert Vilar Calazans
César Augusto Missio Marcon Ney Laert Vilar Calazans
Aula 12 – Prototipação de Processadores e Entrada e Saída LABORG 1º/junho/2009 Ney Laert Vilar Calazans.
Parte 6 - Introdução a FPGAs (Continuação: Alterações no Projeto do Somador da Parte 5) LABORG 06/abril/2009 Fernando Gehm Moraes César Augusto Missio.
GAPH - PPGCC - FACIN - PUCRS
Parte 7 - VHDL: Processos, Paralelismo e o Comando process (Continuação) LABORG 05/outubro/2009 César Augusto Missio Marcon Ney Laert Vilar Calazans.
Parte 9 – Prototipação de Processadores e Entrada e Saída LABORG 27/novembro/2009 Ney Laert Vilar Calazans.
Parte 2 – Introdução a VHDL Uso de Hierarquia LABORG Fernando Gehm Moraes César Marcon Ney Laert Vilar Calazans 31/agosto/2009.
Modelos de Troca de Dados em Nível Elétrico
Unidades de Execução e de Controle Sistemas Digitais.
Verilog AULA - 3.
Fernando Gehm Moraes César Marcon Ney Laert Vilar Calazans
15 Introdução à Manipulação de Planilhas Eletrônicas Planilhas Eletrônicas são tabelas usadas para comunicar informações de forma clara, precisa e sucinta.
Login na Rede ********* Nome do Usuário Senha
Tutorial de utilização do
Tutorial de utilização do
Folha de Cálculo TIC 10.
Referência Rápida: Erros Comuns do Usuário. ERROS COMUNS DO USUÁRIO Erros comuns do usuário Solução Imagem congelada Verifique o cartão SD. Se estiver.
Sistema Operacional.
MANUAL NOVA INTRANET 2010 IMPORTANTE! IMPORTANTE!
Como instalar e executar o programa
Manual de Instruções Placa UNILAB Placa UNILAB Virtual.
Passo a passo – Instrutor GradeMark – Correção de Documentos Adição de Comentários.
Animações no Power Point
Circuitos Combinacionais Básicos Descrição VHDL
Tutorial 04 Como criar um Menu Use a seta do teclado para avançar e recuar.
César Augusto Missio Marcon Ney Laert Vilar Calazans
Placa de prototipação H.O.T. II
Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática Programa de Pós-Graduação em Ciência da Computação PUCRS-FACIN-PPGCC
Exercícios de Máquinas de Estado
hubs passivos e splitters
Ney Laert Vilar Calazans
Treinamento para Professores
Visite nosso site ! - Soluções em Geoprocessamento Distribuidor autorizado da MicroImages Visite nosso site.
Aula de Word Básico Séries Iniciais.
Focalize o botão do telefone/microfone para acessar os controles: Para colocar a chamada em espera, clique em Chamada Em Espera Clique em Ativar Mudo para.
ADVOCA Solução Jurídica
Hardware Description Language Aula 6 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Capítulo 5 Structures. A - Sequence E - Formula Node B - Case F - Variável Global C - For Loop G - Variável Local D - While Loop ABCD FG E.
ÁREA DE TRABALHO DO WINDOWS
Decodificadores/ Codificadores
CONFIDENCIAL. Distribuição apenas para parceiros sob acordo de confidencialidade. A Microsoft não oferece garantias, expressas ou implícitas. © 2012 Microsoft.
Referência Rápida do Lync 2013 CONFIDENCIAL. Distribuição apenas para parceiros sob acordo de confidencialidade. A Microsoft não oferece garantias, expressas.
Termômetro Digital com PIC e LM35
Circuitos Combinacionais Básicos Descrição VHDL
Redes Configurações e teste.
Parte 5 - Introdução a FPGAs (Continuação: Alterações no Projeto do Somador da Parte 4) LABORG 21/setembro/2009 Fernando Gehm Moraes César Augusto Missio.
VERILOG.
Passo a passo – Instrutor
Tutorial Floorplanning - ISE 6.1
1. 2 Objetivos 1.Análise dos resultados da primeira avaliação. Notas importantes para futuro. 2.Comunicação de placas baseadas em FPGAs com computador.
EXPLORAÇÃO DO CD- ROM ARARA FILME DO COMBOIO A PERCORRER O MEIO AMBIENTE DO ANIMAL ESCOLHIDO ESTES SÃO OS BOTÕES PARA ABRIR PÁGINAS.
Aula 01 Conhecendo o Computador Prof. Filipe Mutz.
Codificadores e Decodificadores Prof. Lucas Santos Pereira
Pesquisando no EBSCOhost Tutorial. Bem-vindo ao tutorial sobre os eBooks da EBSCO. Neste tutorial, vamos conhecer como procurar e ler os livros eletrônicos.
Projeto Física Experimental II Por: Diego M. Pinho, Eduardo Damasceno, Hugo Hennies, Rafael M. Lopes.
LABORG Prof. Ney Calazans Última alteração: 03/10/2019
Transcrição da apresentação:

Aula 4 - Introdução a FPGAs (Continuação) LABORG 24/março/2008 Fernando Gehm Moraes César Augusto Missio Marcon Ney Laert Vilar Calazans

2 Fernando Moraes / César Marcon / Ney Calazans Usando Recursos da Plataforma Nexys Na aula anterior, todos ou quase conseguiram prototipar um somador de 4 bits com Vai-um: –A saída Soma é codificada em 5 bits, sendo estes mostrados nos diodos emissores de luz (leds) localizados acima das chaves deslizantes que funcionam como entradas –A identificação do resultado poderia ser melhor se os números fossem representados em decimal ou em hexadecimal –O objetivo desta aula é demonstrar o uso dos mostradores de 7 segmentos para permitir este melhoramento da ergonomia do projeto na palataforma Nexys –Note-se que o processo não e trivial, devido (1) à forma como os mostradores de 7 segmentos conectam-se ao FPGA, e (2) devido à própria organização do hardware dos mostradores

3 Fernando Moraes / César Marcon / Ney Calazans Usando Recursos da Plataforma Nexys Mostrando o resultado não nos leds, mas nos mostradores de sete segmentos? A(3 downto 0);B(3 downto 0); Mostradores de 7 Segmentos

4 Fernando Moraes / César Marcon / Ney Calazans Usando Recursos da Plataforma Nexys Uma sugestão de modificação do projeto para realizar isto. Usar o projeto da Aula 3 e supor que o resultado da soma deva ir para o display mais à direita da placa, e que o vai-um seja associado ao ponto decimal. Resumo dos passos a realizar: 1.Ler o manual de referência para entender como funcionam os mostradores (fim da página 5 e página 6). Complicado? 2.Abrir e estudar o código VHDL contido no link dspl_drv_nexys.vhd. Será dada explicação em aula sobre este VHDL. Acrescentar este arquivo ao projeto:dspl_drv_nexys.vhd »No ambiente ISE, ir na janela Sources (canto superior esquerdo) clicar com botão direito do mouse no ícone com o nome do dispositivo (xc3s200-4ft256) e escolhendo a opção de menu Add Source. 3.Modificar o UCF para adaptá-lo ao novo formato da saída. Garanta que o clock da placa está operando em 50MHz. Testar com osciloscópio! 4. E se o clock não fosse 50MHz? Ler o manual e ver como usar clocks de 25MHz e 100MHz e testar o projeto com estes novos valores!

5 Fernando Moraes / César Marcon / Ney Calazans Usando Recursos da Plataforma Nexys Detalhamento dos passos a realizar: 1.Funcionamento dos mostradores 8 pinos para ativar cada display (F13 a H14) 4 pinos para escolher qual display acender (G14 a F12) Displays são multiplexados Pressupõe uma varredura de 1 KHz para acender cada mostrador 250 vezes por segundo, dando a a impressão de que todos estão acesos o tempo todo Idéia: enquanto acende-se algum mostrador, apaga-se os demais Problema: manter o sincronismo! Para acender/apagar mostrador 0: pino G14 em 0/1, respectivamente Para os demais mostradores, similar

6 Fernando Moraes / César Marcon / Ney Calazans Usando Recursos da Plataforma Nexys Detalhamento dos passos a realizar: 2.Abrir e estudar o código VHDL contido no link dspl_drv_nexys.vhd. Será dada explicação em aula sobre este VHDLdspl_drv_nexys.vhd clock reset d1 (5:0)d2 (5:0)d3 (5:0)d4 (5:0) dec_ddp (7:0)an (3:0) di(5) – ativa/desativa mostrador i di(4:1) – número hexa a mostrar em i di(0) – ponto decimal de i

7 Fernando Moraes / César Marcon / Ney Calazans Usando Recursos da Plataforma Nexys Detalhamento dos passos a realizar: 3.Modificar o UCF para adaptá-lo ao novo formato da saída. Garanta que o clock da placa está operando em 50MHz. Testar com osciloscópio! Sugestões: Ligar o resultado da soma no display 1 (sinal d1) e o vai-um no ponto decimal do mesmo Desligar todos os demais displays Ligar a entrada de reset no botão BTN0 da plataforma Nexys Ligar a entrada de clock no clock da placa, garantindo que este opera a 50MHz (ver o pino no manual) Ligar as saídas do driver do mostrador nos pinos adequados do hardware do mostrador

8 Fernando Moraes / César Marcon / Ney Calazans Usando Recursos da Plataforma Nexys Detalhamento dos passos a realizar: 4.E se o clock não fosse 50MHz? Ler o manual e ver como usar clock de 25MHz ou 100MHz e testar o projeto com estes novos valores! Funciona ou não? Qual a diferença e qual a explicação para o comportamento observado?