LSE - Laboratório de Sistemas Embarcados

Slides:



Advertisements
Apresentações semelhantes
Ader Gomes LSI -Núcleo Wireless
Advertisements

Do DRIP ao DRIP RTR Ivan Saraiva Silva. DRIP - Dynamically Reconfigurable Image Processor Baseado no processador de vizinhança NP9 Processador matricial.
Arquitetura de sistemas embarcados
Eletrônica Digital Flip-Flops e Registradores de Deslocamento
Sistemas Digitais Projeto RTL – Unidade de Controle
Projeto conceitual Mostra ao cliente exatamente o que o sistema fará
Roteamento IP.
Profa. Priscila Facciolli
Projecto de Hardware com FPGAs
Projeto de sistemas computacionais
VHDL Linguagem de Descrição e Síntese de Circuitos Digitais Sistemas Digitais.
Unidades de Execução e de Controle Sistemas Digitais.
Finite State Machines.
Introdução a circuitos lógicos
VHDL (outros tópicos) MO801/MC912.
Introdução Redes LAN - abrangência: edifícios e campos.
CAD (Caco Aided Design)
SEEP Sistemas Eletrônicos Embarcados Baseados em Plataforma
Avaliação de Desempenho e Potência de Mecanismos de Comunicação
1a. Prova: Soluções Teleprocessamento e Redes
Tolerância a Falhas em redes Intra-Chip
C P S E Centro de Pesquisa em Software Embarcado Investigação e Análise de Algoritmos para Consumo Eficiente de Energia a nível de Software para Utilização.
Testing of Digital Logic Cores
FLI – ModelSim Pedro Velho.
Programação de Periféricos I²C
VERILOG HDL (HARDWARE DESCRIPTION LANGUAGE)
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
O latch RS QN (QN)inv 1 S R QN+1 (QN+1)inv
Multiplicador e Forwarding no MIPS
NOCs – CMP114 – 2003/I Integração de Sistemas Baseados em Redes Intra- Chip (NOCs) Alexandre de Morais Amory José Carlos SantAnna Palma Leandro Augusto.
PLACA MÃE (motherboard)
Análise de Redes de Telecomunicações
Introdução ao roteamento e encaminhamento de pacotes
Avaliação de um processador FemtoJava multiprocesso CMP502 – Sistemas Embarcados Leomar Soares da Rosa Junior Porto Alegre, março de 2003.
Antonyus Pyetro Infra-estrutura de Hardware – IF674
Inicio. Mesmo que um novo projeto do protocolo IP não fosse iniciado a Internet continuaria funcionando, porém, ela teria muita dificuldade de crescer,
Administração de Redes Cisco I
PLACAS-MÃE (Motherboard)
Validação de VHDL: técnicas e ferramentas
Diagramas de Blocos e Descrição VHDL
Especificação de Requisitos de Software - ERSw
Linguagem de programação I A Carlos Oberdan Rolim Ciência da Computação Sistemas de Informação Versão: _01.
Projeto de Circuito Combinacional Unidade Lógica e Aritmética (ULA)
Estilos de Arquitetura- uma outra visão
Funcionamento básico de um processador de 8 bits
Roteadores Roteadores são pontes que operam na camada de Rede do modelo OSI. Tomando como base o protocolo mais usado hoje em dia, o TCP/IP, o protocolo.
NetBIOS Acadêmicos: Rubens Hiroshi Suzuqui Valmir Ferreira Marques
Componentes redes de computadores
Hardware Description Language Aula 4 -VHDL
Equipamentos de Redes Aula 4
2004, Edgard Jamhour IPv6 (Parte 2: Mecanismos de Transição) Edgard Jamhour.
Capítulo 5 Entrada/Saída 5.1 Princípios do hardware de E/S
Descrição de Circuitos Combinacionais em VHDL
Dispositivos Programáveis
MO801: Tópicos em Arquitetura e Hardware 1 Tópicos em System-Level Design Sandro Rigo 2 o Semestre.
Equipamentos rr-09-r.01 UC: Laboratório de Redes I Docente: Prof. MSc. Rafael Rodrigues.
Modelando aspectos de Implementação
Disciplina de Redes de Computadores II WAN's e Roteadores Prof. M.Sc. Alessandro Kraemer
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Exercícios Circuitos Descritos em VHDL.
Tipos de Rotas Disciplina de Redes de Computadores II
Redes Avançadas Prof. Mateus Raeder Universidade do Vale do Rio dos Sinos - São Leopoldo -
Programming Pervasive and Mobile Computing Applications: the TOTA Approach MARCO MAMEI e FRANCO ZAMBONELLI Universit`a di Modena e Reggio Emilia Apresentado.
Introdução à camada de rede
Arquitetura TCP/IP Aplicação Transporte Física Enlace Rede.
Transmissão de Dados O Modelo de Referência TCP/IP A Camada de Rede
Disciplina: Sistema Operacional Professor: Luciano Ricardi Scorsin.
CCNA2 Conceitos de Roteadores e Roteamento
Topologias de redes de compoutadores Redes de Comunicação de Dados Prof. Esp. Cristiano José Cecanho.
Curso Superior em Redes de Computadores Roteamento IP UNICAST OSPF – Parte 1 Prof. Sales Filho.
Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL.
Transcrição da apresentação:

LSE - Laboratório de Sistemas Embarcados PPgSC Wrapper Edgard de Faria Corrêa LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Wrappers Necessidade Contexto Arquitetura Considerações LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Necessidade Reuso de componentes Compatibilizar componentes distintos Adaptar a padrões (OCP, VSI, ...) LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Contexto NoC FemtoJava LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Motivação Integração do FemtoJava com arquitetura NOC Objetivo: Desenvolver em VHDL uma estrutura (wrapper) para integração NOC-FemtoJava. LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Descrição do Problema Componentes: NOC Cores - FemtoJava Integradores - Wrapper LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados NOC - Network On a Chip Topologia (exemplo) Grelha 2x2 R P LSE - Laboratório de Sistemas Embarcados

Modelo de Comunicação 1/4 Célula N W Roteador E S L Processador LSE - Laboratório de Sistemas Embarcados

Modelo de Comunicação 2/4 Arbitragem N W Roteador E S L Processador 1 L N S E W Árbitro E LSE - Laboratório de Sistemas Embarcados

Modelo de Comunicação 3/4 Roteamento R Processador W N L E S Router S 1 L N S E Payload BOP/EOP LSE - Laboratório de Sistemas Embarcados

Modelo de Comunicação 4/4 Roteamento (msg 10bits) Begin Of Package End Of Package ... 1 ... 1 Quando for BOP, Payload indica rota: ... 0 0000 0 0000 Xdir Xoff Ydir Yoff LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados FemtoJava Características 4 portas de Entrada 4 portas de Saída 2 portas de Interrupção (8051 like) Mapeadas em memória Versão utilizada: 8 bits LSE - Laboratório de Sistemas Embarcados

Interface de Adaptação NOC: 10 bits (8 dados + 2 controle) FemtoJava: 8 bits FemtoJava p/ Rede Rede p/ FemtoJava VHDL - Altera (Quartus, Leonardo) LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados FemtoJava para Rede 1/2 Rede Wrapper FemtoJava IN3 ou INT1 OUT1 OUT0 Wrapper Output Control Tabela de Alocação de Nodos 8 10 1 m0 m1 sel DATA Buffer NOC VAL ACK wrapper_output LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados FemtoJava para Rede 2/2 1 2 3 ACK=0 BOP=0 BOP=1 ACK=1 EOP=0 & ACK=1 EOP=1 & ACK=1 LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Rede para FemtoJava 1/2 FemtoJava Wrapper Rede Wrapper Input Control 10 DATA ACK VAL Buffer Wrapper rok INT0 IN1 IN0 8 wrapper_input LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Rede para FemtoJava 2/2 1 2 EOP=0 ACK=0 VAL=0 VAL=1 ACK=1 EOP=1 LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Hierarquia 1/2 Nodo socin_wrapper wrapper_input wrapper_output wrapper_mux wrapper_oc wrapper_ib wrapper_ic LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Hierarquia 2/2 Rede 2x2 socin_wrapper_2x2 socin _wrapper socin _wrapper socin _wrapper socin _wrapper LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Resultados LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Considerações NoC - OCP FemtoJava - OCP LSE - Laboratório de Sistemas Embarcados

LSE - Laboratório de Sistemas Embarcados Perguntas ??? LSE - Laboratório de Sistemas Embarcados