Altera – Mercury Programmable Logic Device Family Linária M. P. de Lima.

Slides:



Advertisements
Apresentações semelhantes
Virtex-II Pro X Platform FPGA
Advertisements

Memorias ROM RAM.
Projecto de Hardware com FPGAs
Arquitetura de Sistemas Operacionais
Introdução à Informática
Juliano Medeiros Coimbra
Arquiteturas Diferentes
Sistemas Operacionais
Altera NIOS II: uma breve introdução
Altera Excalibur Galileu Batista.
Maria Aparecida Castro Livi
Maria Aparecida Castro Livi
Universidade Federal do Rio Grande do Sul Programa de Pós-Graduação em Computação Exploração do espaço de projeto para uma arquitetura de processamento.
Alexandre Irigon Gervini
Introdução à Informática
MOSTRA DE TRABALHOS DE CONCLUSÃO FACULDADE DE INFORMÁTICA PUCRS
Dispositivos de Lógica Programável
Sistemas Operacionais
Professor: Carlos Roberto da Silva Filho, M. Eng.
Sistemas Digitais Microprocessados
Dispositivos Lógicos Programáveis (PLD)
Gustavo Vieira Pereira
Componentes do Computador e noções de Arquitetura de Computadores
Estrutura do computador
Escola Secundária Alberto Sampaio 2012/2013
Profª Amita Muralikrishna
Sistemas Operacionais I
ALTERA FLEX 10K CARACTERÍSTICAS
Introdução à Programação
Prof. João Paulo de Toledo Gomes
Módulo MSSP Jadsonlee da Silva Sá
FPGA e CPLD.
PLACAS-MÃE (Motherboard)
Sistemas Operacionais
Bios –Basic Input Output System
Sistemas Operacionais I
Introdução aos Sistemas Microcontrolados
Organização e Arquitetura de Computadores
Desenvolvimento de um Controle Reconfigurável para Sistemas de Tempo Real Crítico Sistema para aplicações em Mecatrônica e Automobilística.
Processamento de dados na UCP e memória UCP
Bios –Basic Input Output System
Sistemas Operacionais
Organização e Arquitetura de Computadores
Capítulo 5 Entrada/Saída 5.1 Princípios do hardware de E/S
Lógica Programável PTC2527 – EPUSP Guido Stolfi.
Memória RAM Prof. Emanoel de Oliveira.
Eletrônica Digital II ELT013
IMM Instalação e Manutenção de Microcomputadores
Memorias.
Microprocesadores x Microcontroladores
Subsistema de Entrada e Saída do Kernel
Motherboard Disciplina: SDAC Ricardo Bento 12ºL nº11.
DSC/CCT/UFCG No Interior do Computador Introdução à Informática Prof.: José Eustáquio Rangel de Queiroz Prof.:
Engenharia de Sistemas Embarcados Aula 5: Um Conjunto Básico de Ferramentas.
A Tabela ASCII ASCII – American Standard Code for Information Interchange. - 8 bits representar 256 diferentes (ex: teclado) universais
TECNOLOGIA EM ANÁLISE E DESENVOLVIMENTO DE SISTEMAS Disciplina: Organização de Computadores PROF: REGINALDO A. ANDRADE TURMA:
Processadores.
Tecnologias de rede Ethernet e IEEE Token ring ATM FDDI
BIOS (Aula Extra) Prof. Rafael S. Ribeiro
Basic Input/Output System (Sistema Básico de Entrada/Saída
Dispositivos Reconfiguráveis
Sistemas Operacionais IV – Gerenciamento de E/S
Por: Lucas da Silva Montes, Marcos Ghesla e Vinícius Randon.
FLIP-FLOPs.
IMC BIOS, SETUP.
Microcontroladores.
CESAC Prof.: Jadiel Mestre. Introdução à Informática.
Disciplina: Circuitos Digitais
Prof. Ricardo Teixeira Tecnologia em Mecatrônica Industrial SENAI
Transcrição da apresentação:

Altera – Mercury Programmable Logic Device Family Linária M. P. de Lima

Características Integração de transceivers com suporte à CDR (clock data recovery) Arquitetura baseada em LUT Estrutura de interconexão avançada Estrutura de I/O para diversos padrões e suporte a interface

Características... PLLs (phase-locked loops) de propósito geral Multiplicador dedicado ESBs (Embedded System Blocks) –Quad-port RAM, CAM (content-adressable memory)

LABs

LEs

Modos de Operação LEs Modo Normal –Aplicações lógicas gerais e funções combinacionais Modo Aritmético –Ideal para implementar endereços, acumuladores e comparadores

Modo Multiplicador

ESB (Embedded System Block) Implementa blocos de memória: –Quad-port, true dual-port, dual e single-port RAM –ROM –FIFO –CAM (Content-Addressable Memory)

ESB – Quad-Port

ESB - CAM Inverso da RAM –RAM armazena o dado em um local específico, sabendo onde se encontra o dado –Quando o dado é submetido ao CAM, este providencia o endereço onde o dado foi encontrado

HSDI (High-Speed Differential Interface) Suporte a padrões I/O diferenciais com velocidade acima de 1.25 Gbps Suporta um de dois possíveis modos: –Source-synchronous mode – 840 Mbps –CDR mode – 1.25 Gbps por canal

CDR (Clock Data Recovery) Garante que o clock e o dado estão perfeitamente em fase Suporta dados seriais de 125Mbps a 1.25Gbps Suporta padrões I/O 3.3-V LVDS, LVPECL, LVTTL, e PCML Suporta operação multi-crystal

Data + Clock

Configuração Configurado com elementos CMOS SRAM Quando reconfigurados são testados antes de serem carregados Simulação e Verificação Pode ser configurado para alguma funcionalidade específica

Configuração... Devices Mercury podem ser configurados no início do sistema ou por um controlador de sistema Contém uma interface que permite microprocessadores configurar serialmente ou paralelamente, sincronamente ou assincronamente Esta interface também permite que microprocessadores tratem-no como memória, podendo configura-lo escrevendo-o em uma posição de memória virtual

Software Depois de configurado Mercury pode ser reconfigurado em circuito Mercury é suportado pelo Quartus II