FLIP-FLOPs.

Apresentação em tema: "FLIP-FLOPs."— Transcrição da apresentação:

1 FLIP-FLOPs

2 INTRODUÇÃO Nos circuitos combinacionais a saídas dependem, em qualquer instante de tempo, dos níveis presentes nas entradas. Isto é, os circuitos combinacionais não tem memória. Na realidade, os sistemas digitais estão compostos tanto de circuitos combinacionais como de elementos de memória.

3 DIAGRAMA GERAL DE UM SISTEMA DIGITAL
O circuito combinacional determina que informação será apresentada na saída e qual informação será armazenada nos elementos de memória. Em um sistema digital, as saídas do sistema são função das entradas externas e da informação armazenada nos elementos de memória.

4 FLIP-FLOP O elemento de memória mais importante é o flip-flop .
Os flip-flops (FFs) são construídos por uma configuração de portas lógicas. Embora uma porta lógica não possua capacidade de armazenamento, várias portas lógicas podem ser conectadas de modo a permitir o armazenamento de informação. Os FFs também podem ser chamados Latches ou multivibradores biestáveis.

5 SÍMBOLO GENÉRICO DE UM FLIP-FLOP
Estados de saída Estados ALTO ou “1”: SET Estado BAIXO ou “0”: CLEAR ou RESET

6 LATCH COM PORTAS NAND Normalmente as entradas SET e CLEAR permanecem em estado alto (SET=CLEAR=1). Existem 2 estados possíveis de saída quando SET=CLEAR =1

7 SETANDO O LATCH Aplicando “0” no instante t0 na entrada SET, a saída muda para o estado “1” se o estado anterior era “0”. Quando a entrada SET volta no nível “1” no instante t1, a saída permanece em “1”. Se a saída já estava no estado “1” antes do instante t0, o SET não altera as condições do circuito. Concluindo, o SET, sempre coloca a saída do Latch em “1” independente do estado anterior.

8 LIMPANDO O LATCH Aplicando “0” no instante t0 na entrada CLEAR, a saída muda para o estado “0” se o estado anterior era “1”. Quando a entrada CLEAR volta no nível “1” no instante t1, a saída permanece em “0”. Se a saída já estava no estado “0” antes do instante t0, o CLEAR não altera as condições do circuito. Concluindo, o CLEAR, sempre coloca a saída do Latch em “0” independente do estado anterior.

9 SET E CLEAR ATIVOS SIMULTANEAMENTE
Neste caso, as entradas SET e CLEAR são simultaneamente pulsadas em BAIXO. Isto produz um nível alto nas saídas das duas portas NAND, de modo que Isto constitui uma condição indesejada no Latch.

10 TABELA-VERDADE E REPRESENTAÇÃO DO LATCH NAND

11 EXEMPLO Latch NAND usado para eliminar a trepidação de contacto

12 LATCH USANDO PORTAS NOR
O Latch NOR opera como o Latch NAND, exceto que as entradas SET e CLEAR são ativas em ALTO em vez de ativas em BAIXO e que o estado normal de repouso é SET=CLEAR=0

13 EXEMPLO Na figura ilustrada um feixe de luz é focalizada em um fototransistor que está configurado para operar como uma chave. Suponha que a chave SW1 foi previamente aberta para limpar o Latch. Determine o que acontece se o feixe de luz for momentaneamente interrompido.

14 SINAIS DE CLOCK E FLIP-FLOPs COM CLOCK
Os sistemas digitais podem operar de modo assíncrono ou síncrono. Nos sistemas assíncronos as saídas do sistema mudam de estado em qualquer momento em que uma ou mais entradas mudem de estado Nos sistemas síncronos, um sinal de relógio (clock) determina os momentos nos quais qualquer uma das saídas pode mudar de estado.

15 SINAL DE RELÓGIO

16 FLIP-FLOPS COM CLOCK A transição de estados em um sistema sincronizado é realizada através de FFs com clock. Os FFs se diferenciam dos Latches em que os primeiros são disparados pela transição de um sinal de relógio, enquanto os últimos são disparados por nível.

17 FLIP-FLOP SC COM CLOCK

18 CIRCUITO INTERNO DE UM FLIP-FLOP SC DISPARADO POR TRANSIÇÃO

19 CIRCUITOS DETECTORES DE TRANSIÇÃO

20 FLIP-FLOP JK COM CLOCK A diferença do Flip-Flop SC, o Flip-Flop JK não possui uma saída ambígua quando S=C=1, Para S=C=1, o FF JK opera em modo de comutação (toggle mode).

21 CIRCUITO INTERNO DE UM FLIP-FLOP JK DISPARADO POR TRANSIÇÃO
O pulso do relógio deve ser o suficientemente estreito para que as saídas não comutem mais de uma vez.

22 FLIP-FLOP D COM CLOCK Possui apenas uma entrada de controle síncrona, D, que é a inicial da palavra dados.

23 IMPLEMENTAÇÃO DE UM FLIP-FLOP D A PARTIR DE UM FLIP-FLOP SC

24 TRANSFERÊNCIA DE DADOS EM PARALELO USANDO FLIP-FLOPS D
Os dados X, Y e Z são transferidos simultaneamente aos FFs após a aplicação do sinal TRANSFER. Esses dados ficam armazenados para serem utilizados posteriormente.

25 LATCH D O Latch D não possui um detector de transição e a entrada de habilitação é chamada ENABLE.

26 FLIP-FLOP T

27 ENTRADAS ASSÍNCRONAS Nos Flip-Flops estudados as entradas S, C, J, K, D e T são entradas sincronizadas com o sinal de relógio. As entradas assíncronas permitem colocar o Flip-Flop nos estados “0” ou “1” em qualquer instante de tempo.

28 FLIP-FLOP JK COM ENTRADAS ASSÍNCRONAS

29 EXEMPLO Identifique os estados do Flip-Flop JK

30 ARMAZENAMENTO E TRANSFERÊNCIA DE DADOS
A aplicação mais comum dos Flip-Flops é no armazenamento de dados. Os dados são geralmente armazenados em um grupo de Flip-Flops chamados registradores. A operação mais frequentemente executada em um registrador é a transferência de dados. A transferência de dados pode ser síncrona ou assíncrona.

31 EXEMPLOS DE TRANSFERÊNCIA SÍNCRONA E ASSÍNCRONA ENTRE DOIS FLIP-FLOPs
Síncrona Assíncrona

32 TRANSFERÊNCIA DE DADOS
Paralela: Quando o conteúdo de um registrador X composto dos FFs X1, X2, ..., Xn é transferido simultaneamente para o registrador Y composto dos FFs Y1, Y2, ... Yn. Serial: Na transferência serial o conteúdo de um registrador X é transferido, um bit de cada vez, para o registrador Y.

33 EXEMPLO DE TRANSFERÊNCIA PARALELA
O conteúdo do registrador X (X1, X2, X3) é transferido para o registrador Y após o sinal de TRANSFER

34 TRANSFERÊNCIA DE DADOS SERIAL
Registrador de deslocamento: os números binários armazenados são deslocados de um FF para outro a cada pulso do clock.

35 DESLOCAÇÃO DA INFORMAÇÃO NO REGISTRO DE DESLOCAMENTO ANTERIOR

36 TRANSFERÊNCIA SERIAL ENTRE REGISTRADORES

37 TRANSFERÊNCIA PARALELA VERSUS SERIAL
Paralela: Toda a informação é transmitida simultaneamente em um único pulso (mais rápida). Serial: A transferência completa de N bits precisa N pulsos de clock (mais lenta). Paralela: Requer um maior número de interconexões entre o registrador emissor e receptor. Serial: Precisa menos linhas (fios) para transmitir a informação.

38 DIVISÃO DE FREQUÊNCIA E CONTAGEM

39 DIAGRAMA DE TRANSIÇÃO DE ESTADOS
O circuito da figura anterior pode funcionar como um divisor de frequência ou como um contador. Os estados dos FFs podem ser representados através de um diagrama de estados conforme é ilustrado.

40 APLICAÇÃO EM MICROCOMPUTADOR

41 APLICAÇÃO EM MICROCOMPUTADOR
As saídas da unidade microprocessadora MPU são usadas para transferir dados binários para o registrador X. As saídas A12 até A15 fornecem o endereço (selecionam o registrador que armazenará os dados). As saídas D0 até D3 contém os dados a serem armazenados.