LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE 1149.4) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 O teste misto (IEEE 1149.4)

Slides:



Advertisements
Apresentações semelhantes
Capitulo 6: Entrada e Saída
Advertisements

A implementação do circuito que define o andar a ser atendido, chamaremos de bloco II.
Protecção das pessoas quando utilizadoras das instalações eléctricas
Fig. 2 Processo de amostragem de um sinal fs=1/T
Entrada e Saída Introdução.
Técnicas para operações E/S
Dispositivos lógicos programáveis (DLP)
Introdução ao Projecto com Sistemas Digitais e Microcontroladores Introdução à arquitectura de microprocessadores - 1 Introdução à arquitectura de microprocessadores.
Arquitectura distribuída para o teste de cartas de circuito impresso compatíveis com as normas IEEE e O aluno: José Luís Ramalho O orientador:
1º workshop TELESAL 23/11/07 Sistema de monitorização e controlo baseado em IEEE /ZigBee e TCP/GPRS. Financiado por: Sistema de Monitoria.
Sistemas Digitais Projeto RTL – Unidade de Execução
Unidades de Execução e de Controle Sistemas Digitais.
Testabilidade Design for Testability (DFT) Guido Araujo Julho 2003.
MEMORIAS RAUL DIAZ ROSAS.
1. SINAIS Contém informações sobre uma variedade de coisas e atividades em nosso mundo físico. PROCESSAMENTO DE SINAIS Ato de extrair as informações necessárias.
Maria Aparecida Castro Livi
Sistemas Digitais Microprocessados
Hardware Description Language (HDL)
Circuitos combinatórios
Interfaces de entrada e saída discreta
Organização e Arquitetura de Computadores
ÁLGEBRA DE CHAVEAMENTO
INTRODUÇÃO ÀS TECNOLOGIAS DA INFORMAÇÃO E COMUNICAÇÃO
Sistema de monitorização e controlo baseado em módulos Zigbee
CPU – IHM PARAMETRIZAÇÃO
Prof. Marcelo de Oliveira Rosa
Registos SISTEMAS DIGITAIS Prof. Carlos Sêrro
Sistemas Operacionais
Projeto de um Comparador Descrição Estrutural x Comportamental
9º ANO INTRODUÇÃO ÀS TECNOLOGIAS DA INFORMAÇÃO E COMUNICAÇÃO
Sistemas Operacionais I
Introdução à Automação
O que são, para que servem e onde podem ser utilizadas?
Aula 3: Sensores.
Introdução às Tecnologias de Informação e Comunicação
Componentes básicos de um computador
Introdução à INFORMÁTICA
Escola Básica nº2 Rio Tinto Tecnologias da Informação e Comunicação
PIC Peripheral Interface Controller
DCC 001 Programação de Computadores 2o Semestre de 2011
E SCOLA B ÁSICA E S ECUNDÁRIA DE F AJÕES Aplicações Informáticas e Sistemas de Exploração 2010/11.
Microcontroladores PIC
LEONARDO INSIGHT II / TAP-MM ASTEP - O teste de cartas com BST © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 O teste de cartas com BST.
Entrada e Saída (E/S).
UNIVERSIDADE DE MOGI DAS CRUZES Curso: Engenharia Elétrica
Protocolo MODBUS [ Slide de Abertura com a presença de outras logomarcas ] A segunda opção é a mais apropriada para a presença de mais de duas marcas.
LEONARDO INSIGHT II / TAP-MM ASTEP - Geração do programa de teste para uma carta com BST © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1.
LEONARDO INSIGHT II / TAP-MM ASTEP - Conceitos básicos de teste © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 Conceitos básicos de teste.
Processador 2014/2015 Comunicação de Dados Ricardo Bento 12ºL.
VERILOG Monitoria Infra-Estrutura de Hardware Álvaro João – ajss Húgaro Bernardino – hbb Fred Rabelo - ferrf Leonardo Leandro – lsl2 Jéssica de.
Testes de SW Aula 24.
Faculdade de Engenharia da Universidade do Porto Licenciatura em Engenharia Electrotécnica e de Computadores Ramo de Telecomunicações, Electrónica e Computadores.
1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos.
Ligações de Periféricos ou dispositivos de I/O
Introdução à Computação Componentes Básicos dos Computadores
Circuitos Elétricos 2 Circuitos Elétricos Aplicados
LEONARDO INSIGHT II / TAP-MM ASTEP - Uma implementação Windows do controlador BST © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 Uma implementação.
Arquitetura de computadores
Arquitetura de computadores
Diagrama em blocos: Hardware de Computadores
Arquitetura de Sistemas Operacionais
ARQUITETURA DE COMPUTADORES Nível do Conjunto de Instruções
LEONARDO INSIGHT II / TAP-MM ASTEP - Modelo de um controlador BST © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 Modelo de um controlador.
LEONARDO INSIGHT II / TAP-MM ASTEP - Introdução ao Auto-Teste Incorporado © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 Introdução ao.
Montagem Fonte de Alimentação. Transforma a corrente e distribui; Depois da corrente transformada, a fonte filtra, estabiliza e gera tensões próprias.
História dos computadores – O ENIAC
Sistemas Digitais Licenciatura em Eng. Informática Copyright © ESTGP 2011 Powered by Sérgio Correia.
Cap. V – Análise e Síntese de Circuitos Sequenciais Síncronos
Por Cássio Mello e André Luis.  É a parte inteligente do circuito, onde sinais de controle serão recebidos e enviados e o processamento será efetuado.
CONVERSORES DE SINAL.
Transcrição da apresentação:

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 O teste misto (IEEE ) J. M. Martins Ferreira FEUP / DEEC - Rua dos Bragas Porto - PORTUGAL Tel / Fax: /

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)2 Objectivos Introduzir o tema do teste de circuitos mistos Realçar o facto de que a norma IEEE é uma extensão do Permitir aos alunos compreender a arquitectura e funcionamento da infra-estrutura

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)3 Conteúdo O âmbito do Apresentação geral da arquitectura O circuito de interface ao barramento de teste (TBIC, Test Bus Interface Circuit ) e os módulos periféricos analógicos (ABM, Analog Boundary Modules ) O na prática: Teste de ligações e teste paramétrico

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)4 A norma IEEE O constitui uma extensão da norma IEEE e define as estruturas adicionais a serem adicionadas a um componente : –Um TAP analógico (ATAP) com dois pinos (AT1, AT2) –Um barramento de teste analógico interno constituído por (pelo menos) duas linhas (AB1, AB2) –Um circuito de interface ao barramento de teste (TBIC) –Módulos periféricos analógicos (ABM) em cada pino analógico e opcionalmente em outros pinos funcionais

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)5 A infra-estrutura de teste P Cada pino de E/S analógico tem um ABM associado que proporciona operações de controlabilidade e observabilidade também no domínio misto Os sinais de teste analógicos podem ser encaminhados de / para os pinos funcionais analógicos através do TBIC e ATAP, que ligam o barramento de teste interno ao exterior (barramento na CCI e equipamento de teste)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)6 Estrutura de um componente compatível com a norma (1) (as células digitais são agora designadas por DBM)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)7 Estrutura de um componente compatível com a norma (2) A operação da infra-estrutura pode ser exemplificada como se segue: –Uma entrada analógica é aplicada externamente em AT1 e a saída analógica é observada em AT2 –AT1 e AT2 podem ser ligados ao barramento interno constituído pelas linhas AB1 e AB2 –De AB1 o sinal pode ser encaminhado para o circuito interno ou para um pino funcional de saída –As respostas são encaminhadas para AB2 a partir do circuito interno ou de um pino funcional de entrada

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)8 Estrutura de registos de teste no (1)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)9 Estrutura de registos de teste no (2) A estrutura de registos de teste no é inteiramente digital e essencialmente idêntica à que é definida para o O registo BS compreende a estrutura de controlo do TBIC e dos ABM (para além da estrutura de controlo, quer o TBIC quer os ABM possuem também uma estrutura de comutação) Os registos de controlo do TBIC e dos ABM definem os modos de operação destes blocos

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)10 A instrução PROBE Para além das três instruções obrigatórias, a norma define uma quarta instrução obrigatória designada PROBE: –O registo de dados seleccionado é o registo BS –Cada ABM liga o pino respectivo ao circuito interno –AT1 e AT2 estão ligados a AB1 e AB2 –A ligação entre os pinos funcionais analógicos e AB1 / AB2 é definida pelo registo de controlo de cada ABM –Cada módulo periférico digital (DBM) opera em modo transparente (como para S/P e BYPASS)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)11 BYPASS, S/P e EXTEST Para além da descrição apresentada na norma , aplicam-se as seguintes regras no : –BYPASS e S/P: i) AT1 / AT2 devem estar isolados de AB1 / AB2, bem como de outras fontes de tensão; ii) todos os pinos funcionais analógicos devem estar ligados ao circuito interno; iii) todos os pinos funcionais analógicos devem estar isolados de AB1 / AB2, bem como de outras fontes de tensão –EXTEST: Os ABM devem interromper a ligação entre o pino e o circuito interno

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)12 Instruções opcionais As instruções opcionais são as mesmas que no (INTEST, ID / USERCODE, RUNBIST, CLAMP e HIGHZ) Para além da descrição apresentada na norma , a descrição destas instruções inclui as regras que definem o modo de operação do TBIC e dos ABM

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)13 O circuito de interface ao barramento de teste (TBIC) O TBIC controlo as ligações entre o ATAP (AT1 e AT2) e o barramento de teste interno (pelo menos duas linhas de teste analógico internas — AB1 e AB2) Os ABM e o TBIC asseguram a característica principal do — a aplicação e observação de sinais de teste analógicos O TBIC contém uma estrutura de comutação e uma estrutura de controlo

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)14 TBIC: Estrutura de comutação (1)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)15 TBIC: Estrutura de comutação (2) A estrutura de comutação do TBIC permite: –Ligar AT1 ou AT2 a V H ou V L –Ligar AT1 ou AT2 a AB1 ou AB2 –Ligar AT1 ou AT2 à fonte de tensão interna V CLAMP –Obter uma representação em um bit da tensão em AT1 ou AT2 (comparativamente ao valor de V TH ) O uso adequado destes modos de operação permite o teste de ligações e paramétrico

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)16 TBIC: Estrutura de controlo (1)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)17 TBIC: Estrutura de controlo (2) A estrutura de controlo do TBIC (quatro bits) faz parte do registo BS e contém: –Um andar de captura / deslocamento: CALIBRATE, CONTROL, DATA1 e DATA2 (a representação em um bit das tensões em AT1 e AT2 é capturada nos bits DATA1 e DATA2) –Um andar de retenção, que define (em conjunto com o descodificador de instruções) o modo de operação da estrutura de comutação (as células do TBIC são semelhantes a células , a menos do mux de saída no andar de retenção)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)18 Os módulos periféricos analógicos (ABM) — O coração do Os ABM determinam o fluxo de sinais analógicos de / para os pinos funcionais A aplicação e observação de sinais de teste através dos ABM é possível combinando o acesso série ao registo BS e o acesso de estímulos analógicos ao ATAP Cada ABM contém uma estrutura de comutação e uma estrutura de controlo

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)19 ABM: Estrutura de comutação (1)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)20 ABM: Estrutura de comutação (2) A estrutura de comutação dos ABM permite: –Desligar o circuito interno do pino funcional –Comandar o pino a partir de AB1 (controlabilidade) –Comandar AB2 a partir do pino (observabilidade) –Capturar uma representação em um bit da tensão no pino (comparada com V TH ) –Ligar V H ou V L ao pino (para o teste de ligações) –Ligar a tensão de uma fonte de referência (V G ) ao pino (útil para a realização de medidas paramétricas)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)21 ABM: Estrutura de controlo (1)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)22 ABM: Estrutura de controlo (2) A estrutura de controlo de cada ABM (quatro bits) faz parte do registo BS e contém: –Um andar de captura / deslocamento: DATA, CONTROL, BUS1 e BUS2 (a representação em um bit da tensão no pino é capturada no andar DATA) –Um andar de retenção, que define (em conjunto com o descodificador de instruções) o modo de operação da estrutura de comutação

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)23 Teste de ligações com o O teste de ligações (para a detecção de circuitos abertos ou curto-circuitos) é idêntico ao : –No caso de pinos digitais, os dados são carregados directamente nos DBM –No caso dos pinos analógicos, os códigos que provocam a aplicação das tensões internas (V H ou V L ) aos pinos são carregadas nas estruturas de controlo dos ABM –A aplicação de vectores de teste e a captura de respostas começa com a instrução S/P e lida apenas com valores digitais (para pinos digitais ou analógicos)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) : Medida de uma impedância entre um pino e massa (1)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) : Medida de uma impedância entre um pino e massa (2) Procedimento: –Injectar a corrente I T na impedância desconhecida (Z D ), através de AT1 e dos interruptores S5 e SB1 –Medir a tensão V T em AT2, ligado a Z D através dos interruptores SB2 e S6 –Z D será então dada por Z D = V T / I T Assunções: –Z V >> Z S6 + Z SB2 (queda de tensão em S6 e SB2) –Z V + Z S6 + Z SB2 >> Z D (percentagem de I T que não atravessa Z D )

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) : Informações adicionais (1)

LEONARDO INSIGHT II / TAP-MM ASTEP - O teste misto (IEEE ) © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC) : Informações adicionais (2)