Máquinas de Estado Sistemas Digitais.

Slides:



Advertisements
Apresentações semelhantes
Flip-Flops e Dispositivos Correlatos
Advertisements

Contadores e Registradores
Introdução Revisão de Conceitos de Circuitos Lógicos e Estruturas para Arquitetura de Computadores.
Eletrônica Digital Flip-Flops e Registradores de Deslocamento
MATRIZES DE PORTAS PROGRAMÁVEIS NO CAMPO (FPGA)
Sistemas Digitais Projeto RTL – Unidade de Controle
Lógica booleana e implementação de funções booleanas
Circuitos Lógicos e Organização de Computadores Capítulo 8 –Circuitos Seqüenciais Síncronos Ricardo Pannain
VISÃO GERAL Profa. Fernanda Denardin Walker
Parte 7 - VHDL: Processos, Paralelismo e o Comando process (Continuação) LABORG 05/outubro/2009 César Augusto Missio Marcon Ney Laert Vilar Calazans.
Eletrônica Digital Contadores
Máquinas de Estado Eletrônica Digital.
Introdução aos Sistemas Digitais
Unidades de Execução e de Controle Sistemas Digitais.
Eletrônica Digital Multiplexadores e Demultiplexadores
Processador Fluxo de Dados e Controle
Circuitos Lógicos Sequenciais
Finite State Machines.
Soma de Produtos Soma de produtos é uma forma padrão de representação de funções Booleanas constituida pela aplicação da operação lógica OU sobre um conjunto.
Projeto de Circuitos Sequenciais Síncronos
Análise de Circuitos Sequenciais Síncronos
Circuitos Sequenciais
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
O FLIP-FLOP Os latches e os flips-flops são os blocos elementares com os quais se constrói a maior parte dos circuitos sequenciais. Um flip-flop é um dispositivo.
Contadores Contadores são circuitos digitais que variam os seus estados, sob um comando de um clock (relógio), de acordo com uma sequencia predeterminada.
Contadores Assíncronos
O FLIP-FLOP As latches e os flips-flops são os blocos elementares com os quais se constrói a maior parte dos circuitos sequenciais. Um flip-flop é um dispositivo.
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
1. Circuitos seqüenciais - conceito 2. Flip-flops 3. Registradores 4
Circuitos sequenciais síncronos
Circuitos combinatórios
Sistemas Digitais Aula 11.
Minimização de Circuitos Lógicos
ÁLGEBRA DE CHAVEAMENTO
Máquina de Estados Finito
Técnica de modelagem de Máquina de Estados em VHDL
Prof.Corradi Finite State Machines.
Índice SUMÁRIO Introdução ao projeto de lógica seqüencial.
Engenharia de Software para Computação Embarcada
Análise de circuitos sequenciais síncronos
Dezembro de 2005 Sistemas Digitais 1 Síntese com um flip-flop por estado Prof. Carlos Sêrro Adaptado para l ó gica positiva por Guilherme Arroz SISTEMAS.
Fundamentos de Circuitos Sequenciais Modelos de Mealy e Moore
Circuitos Seqüenciais
Exercícios de Máquinas de Estado
Técnicas Digitais e de Microprocessadores II
Circuitos seqüenciais síncronos
Lógica Seqüêncial Bruno Silvério Costa.
Síntese clássica de circuitos sequenciais síncronos
CIRCUITO COMBINACIONAIS
Circuitos Combinacionais Exercícios 2 POSCOMP e ENADE
Circuitos Sequenciais
Aplicações com flip-flops
Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Diagrama de estado ? Exemplo:
FLIP-FLOPS Introdução.
Teste 2: Gabarito1 EA078 - Teste 2: Gabarito 1)Cálculo do “fan-out” da porta NAND 74LS00 Dados do 74LS00 I OH = -0,4mA I OL = 8mA I IH = 20μA I IL = -0,4mA.
Eletrônica Digital II ELT013
FLIP-FLOPs.
Fundamentos de Engenharia de SW Diagramas da UML Usados no Projeto de Software.
Máquinas de Estados Finitos (cont)
Latches e Flip-Flops (1/2)
Introdução às Máquinas de Estados Finitos (Finite State Machine - FSM)
Sistemas Digitais Aula 10 GRECO-CIN-UFPE.
LATCHES e FLIP-FLOPs Aula 9 GRECO-CIN-UFPE Como implementar uma célula de memória? Latches e Flip-Flops r n-1 r n-2 r n-3 r n-4 r 0 célula { 0,1} = 1.
Cap. V – Análise e Síntese de Circuitos Sequenciais Síncronos
Lei de Moore O número de transistores num circuito integrado duplica todos os 18 meses. Isto é extremamente relevante porque... as gates são feitas a partir.
Circuitos Lógicos Sequenciais
Codificadores e Decodificadores Prof. Lucas Santos Pereira
Circuitos Sequenciais: Latch e Flip-Flop
Lógica Programável e VHDL
Transcrição da apresentação:

Máquinas de Estado Sistemas Digitais

Introdução Máquinas de Estados são usadas para representar o funcionamento de circuitos sequenciais um circuito sequencial consiste de um circuito combinacional e uma rede de memória formada por elementos de armazenamento (usualmente flip-flops) a rede de memória define o estado atual da máquina de estados o circuito sequencial difere de um circuito combinacional puro na medida em que o próximo estado será definido não só a partir das entradas atuais, como também do estado atual, aumentando enormemente as possibilidades de projeto

Tipos de Implementações Máquinas de Estados podem ser dos tipos seguintes: Máquina de Moore: a saída muda apenas na transição do relógio Máquina de Mealy: a saída pode mudar a qualquer instante em função da entrada

Tipos de Implementações O comportamento das máquinas de Moore e Mealy é idêntico, mas suas implementações diferem, como mostrado a seguir. Máquina de Moore: somente os sinais de entrada causadores da transição de um estado para outro são representados nos arcos do grado Máquina de Mealy: nos arcos do grafo são representados os sinais de entrada causadores da transição de um estado para outro, com os respectivos valores para a saída

Projeto de Máquinas de Estados 1º passo: elaborar diagrama de estados que interprete fielmente o problema que se deseja resolver 2º passo: opcionalmente pode-se minimizar o número de estados no diagrama de estados 3º passo: escrever a tabela de estados, com os estados atuais, próximos estados e saídas 4º passo: atribuir a cada estado uma combinação de variáveis de estado (flip-flops) 5º passo: construir a tabela de excitação do tipo de flip-flop utilizado 6º passo: montar o mapa de Karnaugh para cada uma das entradas dos flip-flops do circuito, com o auxílio da tabela de excitação 7º passo: obter a equação final de cada entrada para cada um dos flip-flops do circuito a partir da simplificação do mapa de Karnaugh 8º passo: fazer o mesmo procedimento para as equações das variáveis de saída 9º passo: finalmente, elaboração do diagrama lógico do circuito, lembrando que todos os elementos de memória (flipflops) recebem o mesmo sinal de relógio

Detector de Começo de Mensagem O começo de uma mensagem em um sistema de comunicação é indicado pela ocorrência de três ‘1’ consecutivos em uma linha x. Projete um circuito que forneça em sua saída o valor ‘1’ apenas durante o período de relógio coincidente com o terceiro ‘1’ consecutivo na linha x. Supor que um mecanismo externo inicializa o detector, após o término da mensagem, no estado de “reset”.

Detector de Começo de Mensagem 1º passo: elaborar diagrama de estados que interprete fielmente o problema que se deseja resolver 2º passo: opcionalmente pode-se minimizar o número de estados no diagrama de estados Máquina de Mealy

Detector de Começo de Mensagem 3º passo: escrever a tabela de estados, com os estados atuais, próximos estados e saídas

Detector de Começo de Mensagem 4º passo: atribuir a cada estado uma combinação de variáveis de estado (flip-flops)

Detector de Começo de Mensagem 4º passo: atribuir a cada estado uma combinação de variáveis de estado (flip-flops)

Detector de Começo de Mensagem 5º passo: construir a tabela de excitação do tipo de flip-flop utilizado qt (y1y0)t xt 1 J1 K1 J0 K0 q0 00 11 X q1 01 q2 10 q3

Detector de Começo de Mensagem 6º passo: montar o mapa de Karnaugh para cada uma das entradas dos flip-flops do circuito, com o auxílio da tabela de excitação 7º passo: obter a equação final de cada entrada para cada um dos flip-flops do circuito a partir da simplificação do mapa de Karnaugh qt (y1y0)t xt 1 J1 K1 J0 K0 q0 00 11 X q1 01 q2 10 q3

Detector de Começo de Mensagem 6º passo: montar o mapa de Karnaugh para cada uma das entradas dos flip-flops do circuito, com o auxílio da tabela de excitação 7º passo: obter a equação final de cada entrada para cada um dos flip-flops do circuito a partir da simplificação do mapa de Karnaugh qt (y1y0)t xt 1 J1 K1 J0 K0 q0 00 11 X q1 01 q2 10 q3

Detector de Começo de Mensagem 8º passo: fazer o mesmo procedimento para as equações das variáveis de saída

Detector de Começo de Mensagem 9º passo: finalmente, elaboração do diagrama lógico do circuito, lembrando que todos os elementos de memória (flipflops) recebem o mesmo sinal de relógio

Considerações Importantes

Detector de Paridade Obter o diagrama de estados de um circuito que detecte a paridade de um sinal serial. Considere paridade ímpar e máquina de Moore.

Divisível por 3 Obter o diagrama de estados de um circuito que indique se o número de 1s recebidos é divisível por 3 (considerar zero divisível por 3). Exemplo: Máquina de Moore Máquina de Mealy

Indicação de Números de Zeros Obter o diagrama de estados de um circuito que indique se o número de zeros recebidos é par, maior que zero, e desde que NUNCA ocorram dois 1s consecutivos. Máquina de Moore

Detector de Sequência 0010 Obter o diagrama de estados de um circuito que detecte todas as sequências 0010. Se ocorrer mais do que dois zeros consecutivos a máquina deve ser reiniciada após a ocorrência de um 1. Exemplo: Máquina de Mealy

Detector de Sequência 0010 Obter o diagrama de estados de um circuito que detecte todas as sequências 0010. Se ocorrer mais do que dois zeros consecutivos a máquina deve ser reiniciada após a ocorrência de um 1. Exemplo: 1 Máquina de Mealy

Exercícios Aplique os 8 passos de projeto, tal como feito no detector de começo de mensagem, nos exemplos de circuitos sequenciais apresentados previamente.