Modelos de Microprocessadores A15 , A14 , .... A0 D7 , D6 , ... D0 MEMW MEMR R/W OD Memória RAM 8080 PC (16) SP (16) B (8) Acc (8) C (8) D (8) E (8) H (8) L (8) PSW (8) + 5 V + 12 V 5 V Φ1 Φ2 Taub, pag 390

Modelos de Microprocessadores A15 , A14 , .... A0 D7 , D6 , ... D0 R/W OD Memória RAM 6800 Acc A (8) + 5 V Φ1 Φ2 Index Reg (16) Acc B (8) PSW (8) SP (16) PC (16) Taub, pag 420

Modelos de Microprocessadores Monteiro, pag 375 Lógica de controle de barramento Barramento externo (dados, endereços, controle) 8086 / 8088 Fila de instruções de 8 / 6 bytes Somador Unidade de Controle Linhas de Controle AX AH AL BX BH BL CX CH CL DX DH DL SP BP DI SI CS DS SS ES IP Flags Registradores temporários A L U Unidade de interface de barramento Unidade de execução Barramento interno

Modelos de Microprocessadores Barramentos: Dados . Endereço Controle . Inter - face de Barra - mento Controle do Cache Cache (8 kB) Tabela páginas Cálculo endereço página Registra-dores de segmento Registra-dores descritores Cálculo endereço segmento Registra-dores de uso Geral Desloca-mento ALU Multiplica / Divide Controle de Ponto Flutuante Registra-dores de Ponto Flutuante Pré-busca Fila de pré-busca Decodi-ficador Memória de Controle Linhas de Controle Unidade de Segmentação Unidade de paginação Unidade de cache Unidade de Controle Unidade de pré-busca Unidade de ponto flutuante Unidade de inteiros B a r r a m e n t o s i n t e r n o s 80486

Modelos de Microprocessadores Registradores do 80386, 80486 e do Pentium (lembrete) 16 bits 16 bits AH (AX) AL EAX BH (BX) BL EBX CH (CX) CL ECX DH (DX) DL EDX ESI EDI EBP ESP CS SS DS ES FS GS EIP EFLAG ESP: Extended Stack pointer EBP: Extended Base Pointer EDI: Extended Destino (String) ESI: Extended Source (origem; String) CS: Segmentação, Código (programa) DS: Segmentação, Dados ES: Segmentação, “Extra” FS: Segmentação, adicional GS: Segmentação, adicional SS: Segmentação, “Stack” (Pilha) EIP: Extended Instruction Pointer = PC EFLAG: Extended Flag

Modelos de Microprocessadores Cache de código Decisão de predição ALU de inteiros Registradores gerais Cache de dados Buffer Pre-fetch Controle de Ponto Flutuante Soma Produto Divisão Interface de barramento (64 bits) Barramento de dados (64 bits) Pentium Zelenovsky, Mendonça, pag 83

Interfaceamento com barramento 8088 em “Modo Máximo” 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 BHE MN/MX RD RQ/GT0 RQ/GT1 LOCK S2 S1 S0 QS0 QS1 TEST READY RESET Pinagem IBM PC Bus Gerador relógio 8284A Control. de Interrup. 8259A CLK RESET A19 .. A0 8088 D7 .. D0 INT S0,S1,S2 READY NMI 20 8 3 Transcep Barram. 74LS245 DIR DE Control. Barram. 8288 Control. DMA 8237A Latch 74LS373 (3 x) OE OSC CLK RESET ALE MEMR MEMW IOR IOW AEN IO CH CKK IO CH RDY IRQ2 .. IRQ7 DRG1 .. DRG3 DACK0 .. DACK3 T / C +5V -5V -12V -12V GND s2 s1 s0 Função 0 0 0 Interrupt acknowledge 0 0 1 I/O port read 0 1 0 I/O port write 0 1 1 Halt 1 0 0 Code access 1 0 1 Memory read 1 1 0 Memory write 1 1 1 Release bus