Carregar apresentação
A apresentação está carregando. Por favor, espere
1
XOR, Detecção de Erro, Comparadores
2
2-input XOR gates Igual a porta OR, mas exclui o caso em que ambas as entradas são ‘1’. Empregado em: códigos de verificação de erros comparadores aritmética
3
XOR de múltiplas entradas
Cálculo da Paridade Ímpar Saída = ‘1’ se número ímpar de entradas iguais ‘1’ Detecta qualquer bit simples em erro. Usado para gerar e verificar a consistência de dados em transmissões, memórias, etc.
4
Árvore de Paridade Circuito mais veloz EVEN
5
Esquemas de Detecção de Erros para Transmissão Serial
VRC: Vertical Redundancy Checking um bit de paridade por palavra transmitida não detecta número par de bits em erro LRC: Longitudinal Redundancy Checking um byte de paridade por bloco de palavras transmitido paridade é calculada no sentido longitudinal (bit i) não detecta número par de bits em erro na longitude i CRC: Cyclic Redundancy Checking dois bytes (CRC1 e CRC2) são calculados para cada bloco de palavras detecta múltiplos bits em erro no bloco de palavras
6
Exemplo de LRC bloco de palavras
7
Exemplo de LRC bloco de palavras
8
Procedimento na Detecção de Erros
Transmissão: VRC: palavra1+ paridade palavra2+ paridade palavraN+ paridade LRC: palavra1+ paridade palavra2+ paridade palavraN+ paridade LRC CRC: palavra palavra palavraN CRC1 CRC2 Os códigos para detecção de erros são calculados e enviados pelo transmissor; O receptor também calcula e compara com o código recebido; Em caso de erro, o bloco de dados deve ser re-enviado
9
74280 - 9 bit Parity Generator/Checker
10
Geração/Verificação de Paridade de Memória
Memória armazena 8 bits mais um bit de paridade para cada byte; Microprocessador usa bus bi-direcional D[0-7] para acessar memória; RD/WR indicam operação de leitura/escrita; ERROR=1 para indicar erros de paridade durante a leitura; AND na entrada I garante I=0 exceto durante leitura;
11
Geração/Verificação de Paridade de Memória
Exercício 3-state
12
Outros comparadores: 7485 comparador de 4 bits
< = > < = >
13
Aritmética Bloco básico: “full adder” Tabela verdade:
somador de 1-bit produz soma e carry Tabela verdade: X Y Cin S Cout
14
Circuito do Full-adder
15
Somador Ripple Velocidade limitada pelo encadeamento do carry
Somadores mais velozes eliminam ou limitam a propagação do carry carry lookahead
Apresentações semelhantes
© 2024 SlidePlayer.com.br Inc.
All rights reserved.