Eletrônica MOS-CMOS (introdução)

Eletrônica MOS-CMOS (introdução)
SystemC and OO-Synthesis Eletrônica MOS-CMOS (introdução) Prof. Manoel Eusebio de Lima Tobias Oppold

Tecnologias de Circuitos Integrados
MOS (Metal - Oxide - Silicon) nMOS (N-type MOS) pMOS (P-type MOS) CMOS (Complementary - type MOS)

Transistor n-MOS Em uma operação normal, uma voltagem positiva é aplicada entre fonte e dreno (Vds). Nenhuma corrente flui entre fonte e dreno (Ids) com Vgs =0 por causa da junção “back to back” da junção pn. Para n-MOS, com V gs > V t , o campo elétrico atrae elétrons criando um canal sob o “gate” do transistor. O canal, abaixo do gate, é tipo p (p-type), o qual é invertido devido a atração de elétrons pelo campo elétrico na região. VT é a tensão mínima que permite condução de corrente através do transistor 21/02/2019 Soluções GrecO

Capacitor MOS – modos de operação
Modo Acumulação 21/02/2019 Soluções GrecO

Modo depleção 21/02/2019 Soluções GrecO

Modo inversão 21/02/2019 Soluções GrecO

Com Vds diferente de zero, o canal torna-se bem pequeno na região próxima ao dreno. Quando Vds <= Vgs - Vt (exemplo: Vds = 3V, Vgs = 5V e Vt = 1V), o canal alcança o dreno (desde que Vgd > Vt ). Nesta situação dizemos que o transistor está na região linear , resistiva or não saturada. Nesta situação Ids é uma função de Vgs e Vds. 21/02/2019 Soluções GrecO

Quando Vds > Vgs - Vt (exemplo: Vds = 5V, Vgs = 5V e Vt = 1V), o canal é fechado na região do dreno (desde que Vgd < Vt ). Esta região é chamada região de saturação. Ids é uma funcão de Vgs, quase independente de Vds. 21/02/2019 Soluções GrecO

Transistor MOS - operação
Corte Se Vgs < Vt, então Ids = 0 Linear Se Vds < ( Vgs-Vt), então Ids depende dos valores Vds e Vgs Saturado Se Vds > (Vgs-Vt), então Ids não depende de Vds. Ids é essencialmente constante. 21/02/2019 Soluções GrecO

SystemC and OO-Synthesis
Características Tensão - Corrente (Vds-Ids) tn, tn Região de saturação Região linear Região de corte Tobias Oppold

Características de condução de transistores MOS Tobias Oppold

Transistores MOS vistos como Switches  Tobias Oppold

Características elétricas da tecnologia MOS
SystemC and OO-Synthesis Características elétricas da tecnologia MOS Circuitos lógicos MOS dissipam uma pequena quantidade de potência em função das grandes resistências existentes nos dispositivos MOSFET. Inversor MOS Vin = 0V a) Q1 - Ron(Q1) = 100 Kohms b) Q2 - Roff(Q2) Id = Vdd Ron(Q1)+Roff(Q2) nA Potência Pd = 0.25 nW Vin = +5V b) Q2 - Ron(Q2) = 1 Kohms Id = Vdd Ron(Q1)+Ron(Q2) A Potência Pd = 0.25 mW Vdd=+5V Q1 (depletion) Id Q2 (enhancement) Vin GND Tobias Oppold

Vantagens da tecnologia MOS
SystemC and OO-Synthesis Vantagens da tecnologia MOS Simplicidade e baixo custo da fabricação dos transistores. Tamanho extremanente pequeno quando comparado a tecnologias tais como TTL e ECL. Baixo consumo elétrico. Possuem uma melhor margem de ruído que bipolar. Fan-out bem maior que circuitos bipolares. Grande faixa de alimentação (3 a 15V). Todas as vantagens acima fazem com que seja possível acomodar em circuitos MOS uma grande quantidade de dispositivos. Tobias Oppold

Desvantagens da tecnologia MOS
SystemC and OO-Synthesis Desvantagens da tecnologia MOS Baixa velocidade de operação quando comparada as famílias bipolares. Este fenômeno se deve a dois fatores: Alta resistência de saída no estado lógico 1(alto). Alta carga capacitiva normalmente presente nas entradas dos circuitos lógicos MOS . Tobias Oppold

Características elétricas da tecnologia CMOS
SystemC and OO-Synthesis Características elétricas da tecnologia CMOS Tecnologia CMOS é composta por dois tipos de transistores, um do tipo NMOS e outro do tipo PMOS. CMOS é mais rápido e consome menos potência que outros elementos da família MOS. Inversor CMOS Vdd P-switch - pull-up N-switch - pull-down Vin Vout Vss Tobias Oppold

Operação de um inversor CMOS
SystemC and OO-Synthesis Operação de um inversor CMOS Vin Vout Vdd Vss Cload Q1 Q2 Id 1- Vin = Vdd Análise do circuito: Vdd=+5V Ids Roff Cálculo de Vout Vdd = Ids(Roff+Ron) => Vdd = Ids.Roff+Ids.Ron => Vdd = Ids.Roff+Vout => Vout = Vdd-Ids.Roff V Ron Vout Ron < 1 Kohms Roff Kohms Ids é pequeno, mas Roff é bastante grande 0V Tobias Oppold

SystemC and OO-Synthesis Operação de um inversor CMOS Vin Vout Vdd Vss Cload Q1 Q2 Id 2- Vin = 0V Análise do circuito: Vdd=+5V Ids Ron Cálculo de Vout Vdd = Ids(Roff+Ron) => Vdd = Ids.Roff+Ids.Ron => Vdd = Vout+Ids.Ron => Vout = Vdd-Ids.Ron Vdd=5V Roff Vout Ron < 1 Kohms Roff Kohms Ids é muito pequeno 0V Tobias Oppold

SystemC and OO-Synthesis Operação de um inversor CMOS Vout P “on” N “off” P “on” N “on” Vdd Idsn = - Idsp P “off” N “on” 0.5 Vdd Vin Vth Vdd Vdd+Vtp Tobias Oppold

Características elétricas da tecnologia CMOS
SystemC and OO-Synthesis Características elétricas da tecnologia CMOS A dissipação de potência em circuitos CMOS embora seja muito pequena nas condições dc, aumentam com a freqüência de operação do circuito. Em altas freqüências os picos de corrente no chaveamento dos transistores tendem a ocorrer com mais freqüência e a corrente média fornecida por Vdd aumenta. Vdd Id (reversa) Q1 Id Vin Cload Vout Q2 Vin Id Vout Vss Podemos constatar que em alta freqüências CMOS começa a perder vantagens sobre as outras famílias lógicas Tobias Oppold

Lógica Combinacional Porta NAND saída A 0 1 0 1 1 B 1 1 0 saída A B
0 1 0 1 1 B Vcc (‘1’) Porta NAND de n-entradas (A+B) Vcc P P Vcc n A B C saída Saída Dual Lógico Saída A B C n N A B (A B) N A B GND GND (‘0’) GND

Lógica Combinacional Porta NOR saída A 0 1 0 1 0 B 1 0 0 saída A B
0 1 0 1 0 B Vcc (‘1’) Vcc Vcc P n A B C (A B) A B P Dual Lógico saída Saída saída A N N B C n A B GND (A+B) GND GND (‘0’)

Transmission Gate Análise do transistor tipo N como “pass transistor” Análise do transistor tipo P como “pass transistor” Análise do transmission Gate “CMOS” Canal-N Canal-P Vin Vout Tobias Oppold

Transistor tipo N como “pass transistor” Canal-N Vin Vout Vgs CI Condição Inicial Vout=0 (capacitor descarregado) f = ´0´ , Vgs=0V, assim Ids = 0 mA independente do valor de Vin Quando f= ´1´ , Vin = ´1 ´ e Vgs= Vdd o transistor começa a conduzir e a carregar o capacitor até Vout ~ Vdd. Como Vin > Vout, Ids flui da esquerda para a direita. Vout tende a (Vdd - Vtn) e o transistor para a região de corte(turn off), com Vgs < Vtn. O capacitor Cl permanecerá carregado quando f = ´0´, portanto Vout = Vdd-Vtn. Conclusões: A transmissão do nível logico ´1´ é degenerado quando ele passa através de um transistor tipo n-MOS, ou seja Vout  Vdd(Vin). No entanto, quando Vin=´0´ , Vgs=Vdd e Vout=´1´ o capacitor descarrega através do transistor até Vout = 0V, desde que a relação Vgs>Vtn será sempre verdade. Ou seja, Transistor tipo n-Mos é apropriado para transmitir nível lógico ‘0’. Tobias Oppold

Transistor tipo P como “pass transistor” Vin Vout Canal-P Vgs CI Condição Inicial Vout=0(capacitor descarregado) f = ´1´ , Vgs=Vdd, assim Ids = 0 mA independente do valor de Vin. Quando f= ´0´ , Vin = ´1´ o transistor começa a conduzir e a carregar o capacitor até Vout =Vdd. Como Vin > Vout, Ids flui da esquerda para a direita. Vout vai para Vdd, sem degradação do sinal. O capacitor Cl permanecerá carregado quando f = ´1´. Conclusão: A transmissão do nível logico ´1´ não é degenerado quando ele passa através de um transistor tipo p-MOS, ou seja Vout = Vdd(Vin). No entanto, quando Vin=´0´ e Vout=´1´ o capacitor descarrega através do transistor até Vout = |Vtp|, ponto no qual o transistor para de conduzir. Ou seja, um transistor tipo p-MOS degrada o nível lógico ´0´. Tobias Oppold

Aplicação com Flip-Flops
Flip-Flop tipo D Q IN Q LD LD LD = ‘1’ - carrega IN em Q LD = ‘0’ - mantém Q 21/02/2019 Soluções GrecO

Terminologia em circuitos digitais
SystemC and OO-Synthesis Terminologia em circuitos digitais Embora existam diferentes tipos de famílias lógicas, a nomenclatura usada para identificar certos parâmetros elétricos e operacionais são padronizados: Ioh Iih 1 Vol Voh Vih Tobias Oppold

SystemC and OO-Synthesis Ioh Iih Voh Vih Vol 1 Terminologia em circuitos digitais Ioh - High Level Output Current - Corrente que flui na saída de uma porta lógica em nível lógico 1(alto) sob condições normais de carga. Iih - High Level Input Current - Corrente de entrada de uma porta lógica quando um nível lógico 1(alto) é aplicado à entrada da porta. Voh(min) - High Level Output Voltage - Nível de tensão de saída de uma porta lógica no estado lógico 1(alto). Vih(min) - High Level Input Voltage - Nível de tensão de entrada necessário para se assumir nível lógico 1(alto) na entrada de um circuito lógico. Tobias Oppold

+5V +5V R In Ioh Iih Out Vil=0 X Transistor não conduz Roff  1010 Voh(min) Vih(min) GND GND Tempo (seg) Tensão(V) Vih(min) Nível ´1´ Capacitor 21/02/2019 Soluções GrecO

SystemC and OO-Synthesis Iol Iil Vol Vil Voh 1 Terminologia em circuitos digitais Iol - Low Level Output Current - Corrente que flui na saída de uma porta lógica em nível lógico 0(baixo) sob condições normais de carga. Iil - Low Level Input Current - Corrente de entrada de uma porta lógica quando um nível lógico 0(baixo) é aplicado à entrada da porta. Vol(máx) - Low Level Output Voltage - Nível de tensão de saída de uma porta lógica no estado lógico 0(baixo). Vil(máx) - Low Level Input Voltage - Nível de tensão de entrada necessário para se assumir nível lógico 0(baixo) na entrada de um circuito lógico. Tobias Oppold

+5V +5V R In Iol Iil Out Vih=´1´ Vol(max) Vil(max) Transistor conduz Ron  1 K GND GND Tempo (seg) Tensão(V) Vil(max) Nível ´0´ Capacitor 21/02/2019 Soluções GrecO

SystemC and OO-Synthesis Iol Iil Vol Vil Voh 1 Terminologia em circuitos digitais Icc - (Supply Current) - Corrente necessária para alimentação do circuito integrado. Vcc (Vdd) - (Supply Voltage) - tensão de alimentação do circuito integrado. Tobias Oppold

SystemC and OO-Synthesis Iol Iil Vol Vil Voh 1 Terminologia em circuitos digitais 1 Output Input Tphl Tplh Tphl - Tempo entre o sinal de entrada e o sinal de saída com a saída do circuito lógico indo de 1(baixo) para 0(baixo). Tplh - Tempo entre o sinal de entrada e o sinal de saída com a saída do circuito lógico indo de 0(baixo) para 1(alto). Tobias Oppold

+5V GND Vih In Tphl V0l Tempo (seg) Tensão(V) Vih(min) V0l(max) Tphl +5V GND Vih In Tplh V0h Tempo (seg) Tensão(V) Vil(max) Voh(min) Tplh 21/02/2019 Soluções GrecO

Imunidade à ruídos Descargas elétricas e campos magnéticos podem induzir tensões nos fios que conectam circuitos lógicos. Estas tensões podem algumas vezes alterar o nível de tensão de entrada de um circuito lógico, modificando o nível lógico original. Todo circuito lógico deve surportar uma certa variação de tensão na entrada e ser imune a um acerta faixa de ruído. Esta faixa a qual o circuito deve suportar sem alteração de funcionamento é chamada Margem de ruído. Nível Lógico Nível Lógico 1 Voh(min) Vnh Vih(min) Vnl Vil(max) Vol(max) Nivel Lógico Nível Lógico 0 Nível lógico não determinado Vnh = margem de ruído do nível lógico 1(alto) = Voh(min)-Vih(min) Vnl = margem de ruído do nível lógico 0(baixo) = Vil(máx)-Vol(máx) Tobias Oppold

Eletrônica MOS-CMOS (introdução)

Apresentações semelhantes

Apresentação em tema: "Eletrônica MOS-CMOS (introdução)"— Transcrição da apresentação:

Apresentações semelhantes

Sobre projeto

Feedback

Login

Autorizar-se através da rede social:

Eletrônica MOS-CMOS (introdução)

Apresentações semelhantes

Apresentação em tema: "Eletrônica MOS-CMOS (introdução)"— Transcrição da apresentação:

Apresentações semelhantes

Sobre projeto

Feedback