MC542 Organização de Computadores Teoria e Prática

Apresentação em tema: "MC542 Organização de Computadores Teoria e Prática"— Transcrição da apresentação:

1 MC542 Organização de Computadores Teoria e Prática
2007 Prof. Paulo Cesar Centoducatte Review today, not so fast in future

2 MC542 Circuitos Lógicos Portas Lógicas, Tecnologia
“DDCA” - (Capítulo 1) “FDL” - (Capítulo 3) Review today, not so fast in future

3 Portas Lógicas, Tecnologia Sumário
Variáveis e Funções Funções AND, Or e NOT Funções Complexas Tabela Verdade Portas Lógicas Uma Entrada Duas Entradass Múltiplas Entradas Rede Lógica Níveis Lógicos Margem de Ruído Característica de Transferência DC Família Lógicas

4 Portas Lógicas, Tecnologia Sumário
Transistor como Chave NMOS PMOS Portas Lógicas com NMOS Portas Lógicas com CMOS Fan-In e Fan-Out Tri-state Transmission Gates

5 Variáveis e Funções Analogia com chaves controladas x 1 = S

6 Variáveis e Funções S x L Battery Light

7 Variáveis e Funções - Funções Simples
AND e OR Função lógica AND S x 1 L Power supply 2 Função lógica OR Light

8 Variáveis e Funções - Funções Complexas Arranjo serie/paralelo
1 L Power supply 2 Light 3 Arranjo serie/paralelo

9 Variáveis e Funções NOT
x L Power supply R

10 Tabela Verdade

11 Tabela Verdade

12 Portas Lógicas: Uma Entrada (ou Gates)
BUF Y = A A Y 1 NOT Y = A A Y 1

13 Portas Lógicas: Duas Entradas
Y = A + B A B Y 1 AND Y = AB A B Y 1

14 Portas Lógicas: Duas Entradas
XNOR Y = A + B A B Y 1 XOR NAND NOR Y = AB

15 Portas Lógicas: Múltiplas Entradas
NOR3 Y = A+B+C B C Y 1 A AND4 Y = ABCD A B Y C D x 1 2 n +

16 Rede Lógica x 1 2 3 f + ( ) × = Rede de portas Circuito lógico

17 Níveis Lógicos Define as voltagens para representar o 1 e o 0 Exemplo:
0 : terra ou 0 volts 1 : VDD ou 5 volts Qual o valor produzido por uma porta (gate)? Se produzir 4.99 volts? Isso é um 0 ou um 1? E se 3.2 volts?

18 Níveis Lógicos Define-se intervalos de voltagens para representar o 1 e o 0 Define-se diferentes intervalos para saídas e entradas para permitir tolerância a ruídos Ruído é qualquer coisa que degrada o sinal

19 Níveis Lógicos

20 Níveis Lógicos: Margem de Ruído
Driver Receiver Forbidden Zone NM L H Input Characteristics Output Characteristics V O H DD O GND IH IL Logic High Input Range Logic Low Output Range NMH = VOH – VIH NML = VIL – VOL

21 Característica de Transferência DC
Ideal Buffer: Real Buffer: V DD ( A ) Y OH OL IL , IH Unity Gain Points Slope = 1 / 2 NMH = NML = VDD/2 NMH , NML < VDD/2

22 Característica de Transferência DC
V DD ( A ) Y OH OL IL IH Unity Gain Points Slope = 1 Forbidden Zone NM L H Input Characteristics Output Characteristics V DD O GND IH IL

23 Característica de Transferência DC
V f V = V OH DD Slope = – 1 V = V OL V V V ( V – V ) V T IL IH DD T DD V x V — DD 2

24 Famílias Lógicas Logic Family VDD VIL VIH VOL VOH TTL 5 (4.75 - 5.25)
0.8 2.0 0.4 2.4 CMOS 5 ( ) 1.35 3.15 0.33 3.84 LVTTL 3.3 ( ) LVCMOS 0.9 1.8 0.36 2.7

25 Como Construir as Portas Lógicas
Transistores!

26 nMOS transistor as a switch
Transistor como Chave x = "low" x = "high" A simple switch controlled by the input x MOSFET: Metal Oxide Semiconductor Field-Effect Transistor Gate Source Drain Substrate (Body) nMOS transistor MOSFET: nMOS e pMOS V G V V S D Simplified symbol for an nMOS transistor nMOS transistor as a switch

27 pMOS transistor as a switch
Transistor como Chave x = "high" x = "low" A switch with the opposite behavior of Figure 3.2 Gate Drain Source V DD Substrate (Body) pMOS transistor V G V V S D Simplified symbol for an pMOS transistor pMOS transistor as a switch

28 Comportamento dos Transistores NMOS e PMOS em Circuitos
V V = 0 V V D D D V G V = 0 V S Closed switch Open switch Transistor nMOS when V = V when V = 0 V G DD G V = V S DD V V DD DD V G V D V V = V D D DD Open switch Closed switch Transistor pMOS when V = V when V = 0 V G DD G

29 Transistores Transistores são construídos com silício, um semicondutor
Silício não é condutor (não tem cargas livres) Quando dopado torna-se condutor (tem cargas livres) n-type p-type Silicon Lattice Si As B - + Free electron Free hole n-Type p-Type

30 Transistor MOS source gate drain source gate drain Polysilicon SiO 2 n
substrate substrate gate gate source drain source drain nMOS pMOS

31 CMOS: Fabricação e Comportamento
Transistor nMOS - off V = V G SiO 2 V = V S V D ++++++ ++++ +++ ++++++ ++++++ ++++++ Substrate (type p) Source (type n) Drain (type n) When V = 0 V, the transistor is off GS

32 CMOS: Fabricação e Comportamento
V DD Transistor nMOS - on V = 5 V G SiO 2 V = V S V = V D ++++++ ++++ +++ ++++++ ++++++ ++++++ ++ Channel (type n) When V = 5 V, the transistor is on GS

33 Current-voltage relationship in the nMOS transistor
Transistor nMOS I D Triode Saturation V – V GS T V DS Current-voltage relationship in the nMOS transistor

34 Portas Lógicas com nMOS
V DD x f R R + 5 V V f - V f V V x x x f Circuit diagram Graphical symbols Simplified circuit diagram A NOT gate built using nMOS technology

35 Portas Lógicas com nMOS (NAND)
V DD x 1 f x 2 x x 1 2 f V f 1 V x 1 1 1 1 1 1 1 V x x 2 1 f x 2 Circuito Símbolo grafico Tabela Verdade

36 Portas Lógicas com nMOS (NOR)

37 Portas Lógicas com nMOS (AND)
V V DD DD x 1 f x 2 V f x x f 1 2 A 1 V x 1 1 1 1 1 x 1 V f x x 2 2

38 Portas Lógicas com nMOS (OR)

39 Estrutura de um Circuito nMOS

40 Estrutura de um Circuito CMOS (nMOS + pMOS)
A função é implementada por uma rede nMOS e uma pMOS simultaneamente

41 NOT CMOS V DD on off 1 f x T 2 T 1 V V x f T 2

42 NAND CMOS f = x1 + x2 PUN PDN f = x1.x2

43 NOR CMOS f = x1.x2 PUN PDN f = x1+x2

44 AND CMOS

45 Exemplo: Circuito Complexo
PUN f = x1 + x2 x3

46 Exercício Qual a função implementada por: f = x1 (x2x3 + x4) PDN

47 Tensões em um Not nMOS V V R V I V = V V R nMOS NOT gate V = 5 V DD DD
f I V = V stat f OL V R x DS nMOS NOT gate V = 5 V x

48 Transferência de Voltagem Not CMOS
= V OH DD Slope = – 1 V = V OL V V V ( V – V ) V T IL IH DD T DD V x V — DD 2

49 Margem de Ruído e Capacitância
NML = VIL - VOL 1 2 A x f NMH = VOH - VIH NOT gate driving another NOT gate V V DD DD V A V x V f C The capacitive load at node A

50 Margem de Ruído e Capacitância
Propagation delay V DD Gnd x A 50% 90% 10% t r f

51 Transistor MOS + L W 2 Larger transistor Small transistor L W 1

52 Consumo de Potência V Current flow when input V
DD V I x D I D V V f f V x Current flow when input V Current flow when input V x x changes from 0 V to 5 V changes from 5 V to 0 V

53 Passagem de 1s e 0s em MOS V V B A transistor nMOS transistor pMOS DD

54 Implementação “pobre” de um AND CMOS
1.5 V 1 3.5 V f x 2 V Voltage Logic value V f V x 1 V V DD x 2 AND gate circuit Truth table and voltage levels

55 Fan-IN V f DD x 2 1 3 k R = r1 + r2 + …. + rk Vf Atraso “0”

56 Fan-Out inverter that drives n other inverters
1 V f f To inputs of To inputs of x x n other inverters n other inverters C n inverter that drives n other inverters Equivalent circuit for timing purposes V for n = 1 f V DD V for n = 4 f Gnd Time Propagation times for different values of n

57 Implementation of a buffer
V DD V x V f Implementation of a buffer x f Graphical symbol

58 Tri-State tri-state buffer Equivalent circuit Truth table e = 0 x e f
= 1 x f tri-state buffer Equivalent circuit e x f e Z 1 Z x f 1 1 1 1 Truth table Implementation

59 Tri-State e e x f x f (a) (b) e e x f x f (c) (d)

60 Uso de Tri-State x f 1 s x 2

61 Transmission Gates s s f x f Z 1 x s Truth table Circuit s = x f = Z s
Z 1 x s Truth table Circuit s = x f = Z s x f s = 1 x f = x s Equivalent circuit Graphical symbol

62 XOR x x f = x Å x 1 1 x 1 1 f = x Å x x 1 1 Truth table
2 1 2 1 1 x 1 1 1 f = x Å x x 1 2 1 1 2 Truth table Graphical symbol x 1 x 2 f = x Å x 1 2

63 XOR – Transmission Gate
1 x 2 f = x Å x 1 2

64 Mux – Transmission Gate
1 s x f 2