Carregar apresentação
A apresentação está carregando. Por favor, espere
1
Capítulo 2 A família de Microcontroladores MCS-51 da Intel
Membro original é o 8051; CPU de 8 bits otimizada para aplicações de controle; Poderosa capacidade de processamento booleano, incluindo lógica individual de bits; 64 Kbytes de endereçamento de memória de programa; 64 Kbytes de endereçamento de memória de dados; 4 Kbytes de memória de programa interna; Prentice Hall Microcontroladores 8051
2
Capítulo 2: 128 bytes de memória RAM de dados interna;
32 linhas de I/O bidirecionais endereçáveis individualmente; 2 Timers/Contadores de 16 bits; 5 entradas de interrupções (3 internas e 2 externas) com 2 níveis de prioridade; 1 oscilador interno de relógio. Prentice Hall Microcontroladores 8051
3
Capítulo 2: Arquitetura do 8051
Entradas externas de clock dos Contadores Interrupções Internas (3) e Externas (2) ROM RAM Timer 0 Timer 1 Controle de Interrupções CPU OSC Bar. Controle 4 Portes de Ent/Sai Porte Serial P P P P3 TX RX Figura 1: Arquitetura básica do microcontrolador 8051. Prentice Hall Microcontroladores 8051
4
Família de Microcontroladores MCS-51 da Intel
Capítulo 2: Família de Microcontroladores MCS-51 da Intel Prentice Hall Microcontroladores 8051
5
Capítulo 2: Pinagem do 8051 Prentice Hall Microcontroladores 8051
6
Capítulo 2: Memória de programa e memória de dados
FFFFh Externa 0000h EA\=0 EA\=1 Interna PSEN\ Memória de Programa: 128 bytes inferiores 128 bytes superiores SFRs FFh 00h Memória de Dados: Figura 3: Organização da Memória da família de microcontroladores MCS-51 da Intel. 0FFFh 1000h 7Fh 80h RD\ WR\ Prentice Hall Microcontroladores 8051
7
Capítulo 2: Endereçamento das Interrupções
8 bytes ROM Reset 0002h 0000h 000Ah 0003h 0012h 000Bh 001Ah 0013h 0022h 001Bh 002Ah 0023h 0032h 002Bh 07FFh : 0033h Ext. Int. 0 Timer 0 Ext. Int. 1 Timer 1 Serial Port Timer 2 (8052/32) Figura 4: Memória de programa do MCS-51. Prentice Hall Microcontroladores 8051
8
Capítulo 2: Figura 5: Hardware para memória de programa externa. 8051
PSENbarra P P0 ALE P P2 EAbarra Latch GND ROM/EPROM OE\=OEbarra D7-D0 Endereços menos significativo Endereços mais significativos Figura 5: Hardware para memória de programa externa. Prentice Hall Microcontroladores 8051
9
Capítulo 2: Figura 6: Hardware para memória de dados externa. RAM
MCS-51 com ROM interna P P0 EAbarra ALE RD\ P P2 WR\ Latch VCC RAM D7-D0 Endereços menos significativo Endereços mais significativos WE\ OE\ Figura 6: Hardware para memória de dados externa. E/S bits de paginação Prentice Hall Microcontroladores 8051
10
Acessível somente por endereçamento indireto (128 bytes superiores)
Capítulo 2: FFh Acessível somente por endereçamento indireto (128 bytes superiores) 80h Acessível por endereçamento direto (SFRs: Portes, Bits de controles dos Timers, Acumulador, etc) 7Fh Acessível por endereçamento direto e indireto (128 bytes inferiores) 00h Figura 7: Memória de dados interna. Prentice Hall Microcontroladores 8051
11
Capítulo 2: Figura 8: 128 bytes inferiores da RAM interna.
7Fh Endereçamento por byte 30h 07h R7 Banco 0 00Hh R0 0Fh R7 Banco 1 08h R0 17h R7 Banco 2 10h R0 1Fh R7 Banco 3 18h R0 2Fh Endereçável por bit e/ou byte 20h Valor inicial do SP (Stack Pointer: ponteiro de pilha) após um sinal de Reset. Figura 8: 128 bytes inferiores da RAM interna. Prentice Hall Microcontroladores 8051
12
Capítulo 2: Program Status Word
Prentice Hall Microcontroladores 8051
13
Capítulo 2: Bancos de Registradores
Prentice Hall Microcontroladores 8051
14
Capítulo 2: Endereçamento por bits/bytes
Prentice Hall Microcontroladores 8051
15
Capítulo 2: Registradores de Funções Especiais (SFRs)
Prentice Hall Microcontroladores 8051
16
Capítulo 2: Registradores de Funções Especiais (SFRs) para o 8052
Prentice Hall Microcontroladores 8051
17
Capítulo 2: Prentice Hall Microcontroladores 8051
Figura 10: Decodificador 74HC138 Prentice Hall Microcontroladores 8051
18
Capítulo 2: Prentice Hall Microcontroladores 8051
19
Capítulo 2: Prentice Hall Microcontroladores 8051
20
Capítulo 2: Prentice Hall Microcontroladores 8051
21
Capítulo 2: Prentice Hall Microcontroladores 8051
22
Capítulo 2: Prentice Hall Microcontroladores 8051
23
Capítulo 2: Prentice Hall Microcontroladores 8051
24
Capítulo 2: Operação de executar um programa passo a passo:
Prentice Hall Microcontroladores 8051
25
Capítulo 2: Modos de redução de potência em microcontroladores CHMOS:
Modo Idle Modo Baixa Potência Registrador PCON: bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0 SMOD GF1 GF0 PD IDL SMOD: Bit de duplo baud rate (freqüência de recepção e transmissão do canal de comunicação serial). Quando igual a 1 lógico, o baud rate é dobrado quando o canal de comunicação serial ou está no modo 1, ou 2, ou 3; GF1: flag de uso de propósito geral; GF0: flag de uso de propósito geral; PD: Bit de baixa potência (Power Down). Fazendo este bit igual a 1 lógico, ativa o modo de baixa potência. IDL: Bit de Modo Idle. Fazendo este bit igual a 1 lógico, ativa o modo Idle. Prentice Hall Microcontroladores 8051
Apresentações semelhantes
