A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

1S2006 2.1 MC542 2006 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática.

Apresentações semelhantes


Apresentação em tema: "1S2006 2.1 MC542 2006 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática."— Transcrição da apresentação:

1 1S2006 2.1 MC542 2006 Prof. Paulo Cesar Centoducatte ducatte@ic.unicamp.br www.ic.unicamp.br/~ducatte MC542 Organização de Computadores Teoria e Prática

2 1S2006 2.2 MC542 MC542 Circuitos Lógicos Tecnologia de Implementação Fundamentals of Digital Logic with VHDL Design - (Capítulo 3)

3 1S2006 2.3 MC542 Tecnologia de Implementação Sumário Introdução Transistor Como Chave Portas Lógicas NMOS Portas Lógicas CMOS – Lógica Positiva e Negativa Chips Padrões Gate Array e FPGAs CMOS: Fabricação e Comportamento

4 1S2006 2.4 MC542 Introdução Valores Lógicos como Voltagem

5 1S2006 2.5 MC542 Transistor como Chave NMOS transistor as a switch DrainSource x = "low"x = "high" A simple switch controlled by the inputx V D V S NMOS transistor Gate Simplified symbol for an NMOS transistor V G Substrate (Body) MOSFET: Metal oxide semiconductor field-effect transistor MOSFET: NMOS e PMOS

6 1S2006 2.6 MC542 Transistor como Chave PMOS transistor as a switch Gate x = "high"x = "low" A switch with the opposite behavior of Figure 3.2 V G V D V S PMOS transistor Simplified symbol for an PMOS transistor V DD DrainSource Substrate (Body)

7 1S2006 2.7 MC542 Comportamento dos Transistores NMOS e PMOS em Circuitos Transistor NMOS V G V D V S = 0 V V S =V DD V D V G Closed switch whenV G =V DD V D = 0 V Open switch whenV G = 0 V V D Open switch whenV G =V DD V D V Closed switch whenV G = 0 V V D =V DD V Transistor PMOS

8 1S2006 2.8 MC542 Portas Lógicas com NMOS Simplified circuit diagram V x V f V DD xf Graphical symbols xf R V x V f R + - Circuit diagram 5 V A NOT gate built using NMOS technology

9 1S2006 2.9 MC542 Portas Lógicas com NMOS (NAND) V f V DD CircuitoSímbolo grafico Tabela Verdade f f 0 0 1 1 0 1 0 1 1 1 1 0 x 1 x 2 f V x 2 V x 1 x 1 x 2 x 1 x 2

10 1S2006 2.10 MC542 Portas Lógicas com NMOS (NOR)

11 1S2006 2.11 MC542 Portas Lógicas com NMOS (AND) f f 0 0 1 1 0 1 0 1 0 0 0 1 x 1 x 2 f V f V DD A V x 1 V x 2 x 1 x 2 x 1 x 2 V

12 1S2006 2.12 MC542 Portas Lógicas com NMOS (OR)

13 1S2006 2.13 MC542 Estrutura de um circuito NMOS

14 1S2006 2.14 MC542 Estrutura de um Circuito CMOS (NMOS + PMOS) A função é implementada por uma rede Nmos e uma Pmos simultaneamente

15 1S2006 2.15 MC542 NOT CMOS V f V DD V x on off on 1 0 0 1 fx T 1 T 2 T 1 T 2

16 1S2006 2.16 MC542 NAND CMOS PDN PUN f = x 1.x 2 1 f = x 1 + x 2

17 1S2006 2.17 MC542 NOR CMOS PDN PUN f = x 1 +x 2 1 f = x 1.x 2

18 1S2006 2.18 MC542 AND CMOS

19 1S2006 2.19 MC542 Exemplo: Circuito Complexo f = x 1 + x 2 x 3

20 1S2006 2.20 MC542 Exercício Qual a função implementada por: f = x 1 (x 2 x 3 + x 4 )

21 1S2006 2.21 MC542 Níveis de Tensão no Circuito Tensão no circuito

22 1S2006 2.22 MC542 Lógica Positiva e Negativa Logica Positiva: Tabela Verdade e Porta f 0 0 1 1 0 1 0 1 1 1 1 0 x 1 x 2 f x 1 x 2 1 1 0 0 1 0 1 0 0 0 0 1 x 1 x 2 f f x 1 x 2 Níveis de Tensão L H L L H H L H H H H L V x 1 V x 2 V f Logica Negativa: Tabela Verdade e Porta

23 1S2006 2.23 MC542 Lógica Positiva e Negativa Logica Positiva: Tabela Verdade e Porta Níveis de Tensão Logica Negativa: Tabela Verdade e Porta f 0 0 1 1 0 1 0 1 0 0 0 1 x 1 x 2 f x 1 x 2 1 1 0 0 1 0 1 0 1 1 1 0 x 1 x 2 f f x 1 x 2 L H L L H H L H L L L H V x 1 V x 2 V f

24 1S2006 2.24 MC542 Chips Padrões Dual-inline package Structure of 7404 chip V DD Gnd

25 1S2006 2.25 MC542 Implementation of f = x 1 x 2 + x 2 x 3 V DD x 1 x 2 x 3 f 7404 74087432

26 1S2006 2.26 MC542 Sea-of-gates Gate Array

27 1S2006 2.27 MC542 Gate Array

28 1S2006 2.28 MC542 FPGA Field-Programmable Gate Array Logic block Interconnection switches I/O block

29 1S2006 2.29 MC542 FPGA: Logic Block LUT – lookup table

30 1S2006 2.30 MC542 FPGA LUT f 0/1 x 2 x 3 x 1

31 1S2006 2.31 MC542 FPGA Out DQ Clock Select Flip-flop In 1 2 3 LUT

32 1S2006 2.32 MC542 FPGA

33 1S2006 2.33 MC542 CMOS: Fabricação e Comportamento +++++++++++++++++++++++++ +++++++++ +++++++++++ Drain (type n) Source (type n) Substrate (type p) SiO 2 WhenV GS = 0 V, the transistor is off V S 0V= V G 0V= V ++++++ Transistor Nmos - off D

34 1S2006 2.34 MC542 CMOS: Fabricação e Comportamento Transistor Nmos - on +++++++++++++++++++ +++++++++++++++++++ ++++++++++++++++++++++++++++ Channel (type n) SiO 2 V DD WhenV GS = 5 V, the transistor is on +++++++++ V D 0V= V G 5V= V S 0V=

35 1S2006 2.35 MC542 Transistor Nmos Current-voltage relationship in the NMOS transistor I D 0 Triode V DS Saturation V GS V T –

36 1S2006 2.36 MC542 Tensões em um Not Nmos V DD (b) V x = 5 V I stat R R DS V f V OL = (a) NMOS NOT gate V f V DD V x

37 1S2006 2.37 MC542 Transferência de Voltagem Not Cmos V f V x V OL 0V= V OH V DD = V T V IL V IH V DD V T – V DD V 2 Slope1–=

38 1S2006 2.38 MC542 Margem de Ruído e Capacitância NM L = V IL - V OL NM H = V OH - V IH The capacitive load at node A V f V DD V x V C xf A NOT gate driving another NOT gate V A N 1 N 2

39 1S2006 2.39 MC542 Margem de Ruído e Capacitância

40 1S2006 2.40 MC542 Transistor MOS

41 1S2006 2.41 MC542 Consumo de Potência V DD V f V x I D V x V f I D Current flow when input V x changes from 0 V to 5 V Current flow when input V x changes from 5 V to 0 V

42 1S2006 2.42 MC542 Passagem de 1s e 0s em MOS transistor NMOS V DD transistor PMOS V DD A B

43 1S2006 2.43 MC542 Implementação pobre de um AND CMOS AND gate circuit V f V DD Truth table and voltage levels 1.5 V 0 1 0 0 1 1 0 1 3.5 V f 0 0 0 1 V x 1 V x 2 x 1 x 2 V f Voltage Logic value Logic value

44 1S2006 2.44 MC542 Fan-IN V f V DD V x 2 V x 1 V x 3 V x k R = r 1 + r 2 + …. + r k Atraso VfVf 0

45 1S2006 2.45 MC542 Fan-Out Equivalent circuit for timing purposes x f inverter that drives n other inverters To inputs of n other inverters To inputs of n other inverters C n x V f forn =1V f forn =4V f V DD Gnd Time0 Propagation times for different values of n N 1

46 1S2006 2.46 MC542 Buffer Implementation of a buffer V f V DD V x xf Graphical symbol

47 1S2006 2.47 MC542 Tri-state Equivalent circuit Truth table x f e tri-state buffer 0 0 1 1 0 1 0 1 Z Z 0 1 f ex x f e = 0 e = 1 x f f x e Implementation

48 1S2006 2.48 MC542 Tri-state x f e (b) x f e (a) x f e (c) x f e (d)

49 1S2006 2.49 MC542 Uso de tri-state f x 1 x 2 s

50 1S2006 2.50 MC542 Transmission Gates Circuit fx Truth table Z x 0 1 fs s s s0= s1= x x f = Z f = x Equivalent circuitGraphical symbol f x s s

51 1S2006 2.51 MC542 XOR Graphical symbolTruth table 0 0 1 1 0 1 0 1 0 1 1 0 x 1 x 2 x 1 x 2 fx 1 x 2 = fx 1 x 2 = fx 1 x 2 = x 1 x 2

52 1S2006 2.52 MC542 XOR – Transmission Gate x 1 x 2 fx 1 x 2 =

53 1S2006 2.53 MC542 Mux – Transmission Gate x 1 x 2 f s


Carregar ppt "1S2006 2.1 MC542 2006 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática."

Apresentações semelhantes


Anúncios Google