A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

ARQUITETURA DE COMPUTADORES CIRCUITOS LOGICOS SISTEMAS DIGITAIS ARQUITETURA DE COMPUTADORES MICROCOMPUTADORES MICROELETRONICA + = MOTIVAÇÃO.

Apresentações semelhantes


Apresentação em tema: "ARQUITETURA DE COMPUTADORES CIRCUITOS LOGICOS SISTEMAS DIGITAIS ARQUITETURA DE COMPUTADORES MICROCOMPUTADORES MICROELETRONICA + = MOTIVAÇÃO."— Transcrição da apresentação:

1 ARQUITETURA DE COMPUTADORES CIRCUITOS LOGICOS SISTEMAS DIGITAIS ARQUITETURA DE COMPUTADORES MICROCOMPUTADORES MICROELETRONICA + = MOTIVAÇÃO

2 ARQUITETURA DE COMPUTADORES CIRCUITOS LOGICOS SISTEMAS DIGITAIS ARQUITETURA DE COMPUTADORES MICROCOMPUTADORES MICROELETRONICA SISTEMAS OPERACIONAIS + =

3 ARQUITETURA DE COMPUTADORES SISTEMAS DIGITAIS ARQUITETURA DE COMPUTADORES MICROCOMPUTADORES MICROELETRONICA SISTEMAS OPERACIONAIS REDES + = MOTIVAÇÃO

4 COMPUTADOR ARQUITETURA DE COMPUTADORES INTERFACE PARA DISPOSITIVOS DE E/S CPU CONTROLADORES DE DISPOSITIVO DE E/S MEMORIA

5 EMENTA ARQUITETURA DE COMPUTADORES CPU PROJETO DE CPU´s CISC E RISC DIAGRAMAS DE TEMPO EVOLUÇÃO DAS CPU´s SINAIS DOS BARRAMENTOS DE INTERCONEXÃO

6 EMENTA ARQUITETURA DE COMPUTADORES TIPOS DE MEMORIAS VOLATEIS TIPOS DE MEMORIAS NÃO VOLATEIS EVOLUÇÃO DAS MEMORIAS MEMORIA CACHE MEMORIA SINAIS DE INTERCONEXÃO

7 EMENTA ARQUITETURA DE COMPUTADORES CONTEUDO INSTRUÇÕES FORMATO DAS INSTRUÇÕES PROGRAMAS EM ASSEMBLY ASSEMBLER / LIGADOR DEPURAÇÃO DE PROGRAMAS INTRODUÇÃO AO GERENCIAMENTO DE MEMORIAEM AMBIENTE MULTITAREFA MEMORIA

8 EMENTA ARQUITETURA DE COMPUTADORES INTERFACE PARA DISPOSITIVOS DE E/S CPUMEMORIA CONTROLADORES DE DISPOSITIVO DE E/S CONTROLE POR VARREDURA E POR INTERRUPÇÃO E CIRCUITO

9 BIBLIOGRAFIA ARQUITETURA DE COMPUTADORES ARQUITETURA E ORGANIZAÇÃO DE COMPUTADORES WILLIAM STALLINGS PRENTICE-HALL UM GUIA PREATICO DE HARDWARE E INTERFACEAMENTO R. ZELENOVSKY ª MENDONÇA

10 ARQUITETURA DE COMPUTADORES COMPUTADOR CPU MEMORIA E/S INSTRUÇÕES

11 ARQUITETURA DE COMPUTADORES MEMORIA UNIDADE DECODICADORA UNIDADE DE ARMAZENAMENTO BARRAMENTO DE ENDEREÇO BARRAMENTO DE DADO BARRAMENTO DE CONTROLE ( RD,WR)

12 ARQUITETURA DE COMPUTADORES EXERCICIO 1 A.PROJETE UM MODULO DE MEMORIA 8 X 8 USANDO O DECODIFICADOR, O LATCH DA FIGURA AO LADO E GATES, SABENDO QUE OS SINAIS DE CONTROLE SÃO ATIVOS EM NIVEL 0. B.PROJETE UMA MEMORIA 16 X 8 USANDO O MODULO PROJETADO NO ITEM A. C.PROJETE UMA MEMORIA 8 X 16 USANDO O MODULO PROJETADO NO ITEM A. I0 #O0 I1 #O1 I2 #02 #O3 #O4 #E #O5 #E #O6 E #07 I0 O0 I1 O1 I2 02 I3 O3 I4 O4 I5 O5 I6 O6 I7 07 STB #OE LATCH DEC

13 ARQUITETURA DE COMPUTADORES CPU UNIDADE DE CONTROLE UNIDADE DE ARMAZENAMENTO UNIDADE ARITMETICA LOGICA UNIDADE DE BARRAMENTO MEMORIA E/S INSTRUÇÕES FUNÇÃO DA CPU ? INSTRUÇÕES BUSCAR E EXECUTAR AS INSTRUÇÕES PREVIAMENTE ARMAZENADAS NA MEMORIA

14 ARQUITETURA DE COMPUTADORES BUSCA E EXECUCÃO DE INSTRUÇÃO ETAPAS NECESSARIAS BUSCA DA INSTRUÇÃO NA MEMORIA INTERPRETAÇÃO DA INSTRUÇÃO BUSCA DE DADO * EXECUÇÃO DA INSTRUÇÃO ARMAZENAMENTO DO DADO * * DEPENDE DA INSTRUÇÃO CICLO DE INSTRUÇÃO CPU FICA REPETINDO CICLOS DE INSTRUÇÃO

15 ARQUITETURA DE COMPUTADORES IMPLEMENTAÇÃO DAS ETAPAS BUSCA DA INSTRUÇÃO NA MEMORIA UNIDADE DE CONTROLE REG[S ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃO DADO

16 ARQUITETURA DE COMPUTADORES IMPLEMENTAÇÃO DAS ETAPAS INTERPRETAÇÃO DA INSTRUÇÃO UNIDADE DE CONTROLE REG[S ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃ O DADO 1 2 3?

17 ARQUITETURA DE COMPUTADORES IMPLEMENTAÇÃO DAS ETAPAS BUSCA DE DADOS UNIDADE DE CONTROLE REG[S ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃO DADO DC 1 4 A

18 ARQUITETURA DE COMPUTADORES IMPLEMENTAÇÃO DAS ETAPAS EXECUÇÃO DA INSTRUÇÃO UNIDADE DE CONTROLE REG´s ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃO DADO DC 3 A B 1 2

19 ARQUITETURA DE COMPUTADORES IMPLEMENTAÇÃO DAS ETAPAS ARMAZENAMENTO DE DADO UNIDADE DE CONTROLE REG[S ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃO DADO DC 1 6 A B

20 ARQUITETURA DE COMPUTADORES SEQUENCIAMENTO DAS ETAPAS UNIDADE DE CONTROLE REG[S ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃO DADO DC 1 A

21 ARQUITETURA DE COMPUTADORES REPETIÇÃO DO CICLO DE INSTRUÇÃO UNIDADE DE CONTROLE REG[S ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃO DADO DC A INCREMENTA PC

22 ARQUITETURA DE COMPUTADORES REPETIÇÃO DO CICLO DE INSTRUÇÃO UNIDADE DE CONTROLE REG[S ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR PC IR CPU INSTRUÇÃO DADO DC A 1 2 INSTRU;ÁO ATUAL FORNECE O ENDERE;O DA PROXIMA

23 ARQUITETURA DE COMPUTADORES DISTINÇÃO ENTRE CPU´s UNIDADE DE CONTROLE REG´s ALU UNID. DE BUS MEMORIA B.END. B.DADOS RD WR CPU INSTRUÇÃO DADO NUMERO TAMANHO TECNOLOGIA NUMERO TAMANHO TECNOLOGIA NUMERO DE OPERAÇÕES TECNOLOGIA CISC RISC PIPELINE INTERLIGAÇÃO SEGMENTAÇÃOPAGINAÇÃOCACHE

24 ARQUITETURA DE COMPUTADORES EXEMPLO DE CPU (8080 – SIMPLIFICADA ) PC DC SP RA VIIR AB T1T2 ALU FC UNID. DE CONTROLE REG´s B.END B.DADOS R.END R.DADOS UNID. DE INTERFACE MEMORIA RD WR BITS 16 BITS CONTR. CONEXÃO 1 BIT

25 ARQUITETURA DE COMPUTADORES EXEMPLO DE CPU (8088 – SIMPLIFICADA ) CS DS ES BX FC REG´s B.END B.DADOS R.END R.DADOS UNID. DE INTERF. MEMORIA RD WR 20 8 BITS 16 BITS + X16 SS RASC1 T3 =, +1, - 1 IPSPSIDI RASC2 CXDXT1T2IRAX ALU UNID. DE CONTROLE B BITS 1 BIT B. 2 B. 3 B. 4

26 ARQUITETURA DE COMPUTADORES EXERCICIO 2 I0 O0 I1 O1 I2 02 I3 O3 I4 O4 I5 O5 I6 O6 I7 07 #OE I0 O0 I1 O1 I2 02 I3 O3 I4 O4 I5 O5 I6 O6 I7 07 CLK #OE REG 3S PROJETE A CPU 8080 USANDO OS CI´s ABAIXO, PORTAS LOGICAS E DESTAQUE OS SINAIS DE CONTROLE DE CONEXÃO. D Q CLK #Q FFD AIN BIN CIN FIN COUT SOUT FIN FUNC 0 #A 1A.B 2A+B (LOGICA) 3A 4A + B (ARITM.) 5B 6A +1 7#(A.B) FIN FUNC 8 #(A+B) 9A + (#B + 1) A A XOR B B #(A XOR B) C A + B + CIN D #B E A +CIN F B + CIN ALU


Carregar ppt "ARQUITETURA DE COMPUTADORES CIRCUITOS LOGICOS SISTEMAS DIGITAIS ARQUITETURA DE COMPUTADORES MICROCOMPUTADORES MICROELETRONICA + = MOTIVAÇÃO."

Apresentações semelhantes


Anúncios Google