Digital Integrated Circuits A Design Perspective

Slides:



Advertisements
Apresentações semelhantes
Socrates Grundtvig 2 Learning Partnership
Advertisements

Chapter Six Pipelining
Chapter Five The Processor: Datapath and Control (Parte B: multiciclo)
1998 Morgan Kaufmann Publishers Mario Côrtes - MO401 - IC/Unicamp- 2004s2 Ch5A-1 Chapter Five The Processor: Datapath and Control.
Dep. Eng. Electrotécnica Diagramas de controle de execução.
VHDL - VHSIC Hardware Description Language
Experiências de Indução.
MC Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática.
MC542 Organização de Computadores Teoria e Prática
DIRETORIA ACADÊMICA NÚCLEO DE CIÊNCIAS HUMANAS E ENGENHARIAS DISCIPLINA: INGLÊS FUNDAMENTAL - NOITE PROFESSOR: JOSÉ GERMANO DOS SANTOS PERÍODO LETIVO
Fundamentos da teoria dos semicondutores Faixas de energia no cristal semicondutor. Estatística de portadores em equilíbrio. Transporte de portadores.
PCR is another in vitro DNA synthesis reaction The twist in this case is that the reaction is repeated times so that the DNA between the primers.
Fundamentos de Eletrônica Digital
IEEE PES General Meeting, Tampa FL June 24-28, 2007 Conferência Brasileira de Qualidade de Energia Santos, São Paulo, Agosto 5-8, Chapter 3 Harmonic.
Tópicos Especiais em Aprendizagem Reinaldo Bianchi Centro Universitário da FEI 2012.
Universidade de Brasília Laboratório de Processamento de Sinais em Arranjos 1 Adaptive & Array Signal Processing AASP Prof. Dr.-Ing. João Paulo C. Lustosa.
Lecture 4 Pressure distribution in fluids. Pressure and pressure gradient. Hydrostatic pressure 1.
Lecture 2 Properties of Fluids Units and Dimensions 1.
Introdução à Criptografia Moderna – 2ª Lista de Exercícios
Prof Afonso Ferreira Miguel
Microprocessadores 8051 – Aula 3 Interrupção
Fundamentos da teoria dos semicondutores
Projetos Grandes MO801/MC912. Roteiro Componentes Configurações Instanciação múltipla Instanciação condicional Atenção: Os exemplos são cumulativos.
Criptografia Problema 5. Equipe  Hallan Cosmo - hcs  Phillip César - pcas.
Simplificação dos Modelos i* Trabalho de Fernanda Alencar Clarissa César Borba.
Instituto de Engenharia de Sistemas e Computadores Investigação e Desenvolvimento em Lisboa technology from seed Segurança em Redes Móveis /35 Mersenne.
Eduardo Beira Coordenação: Eduardo J C Beira Professor, Departamento de Sistemas de Informação, Universidade do Minho HISTÓRIAS DAS TECNOLOGIAS DA INFORMAÇÃO.
Activities of diffusion in Portugal 2 nd Meeting of the Steering Committee Espinho 4th,5th and 6th of September.
Limit Equlibrium Method. Limit Equilibrium Method Failure mechanisms are often complex and cannot be modelled by single wedges with plane surfaces. Analysis.
Universidade de Brasília Laboratório de Processamento de Sinais em Arranjos 1 Adaptive & Array Signal Processing AASP Prof. Dr.-Ing. João Paulo C. Lustosa.
Abril 2016 Gabriel Mormilho Faculdade de Economia, Administração e Contabilidade da Universidade de São Paulo Departamento de Administração EAD5853 Análise.
Pesquisa Operacional aplicada à Gestão de Produção e Logística Prof. Eng. Junior Buzatto Case 4.
Sec 3.6 Determinants. TH2: the invers of 2x2 matrix Recall from section 3.5 :
1 1 MOS Field-Effect Transistors (MOSFETs)‏ Transistor de Efeito de Campo Metal-Óxido Semicondutor.
Pesquisa Operacional aplicada à Gestão de Produção e Logística Prof. Eng. Junior Buzatto Case 3.
Produção. Revisão dos Textos (Writer) Review of texts Escrita dos Textos (Writer) Text collection Diagramação (Draw) Diagramming Revisão da Diagramação.
Year Automation Conference 2015 Increase pressure for costs reduction - How much? Marcos Assialdi HBR / TGEx.
Digital Integrated Circuits A Design Perspective
Equação de Evolução e método do volume-finito.
Máquina de Estados Finitos com Dados (FSMD)
Visão geral do Aprendizado de máquina
Tecnologia CMOS Complementary Metal Oxide Semiconductor
Quanto vale a função abaixo em x = 1?
Teste e Qualidade de Software
Sunday School Adolescents Theme: Evangelism.
CMOS Logic-Gate Circuits
Aspectos Geométricos do Electromagnetismo
Subway Network - São Paulo City
LOREM IPSUM Lorem Ipsum It is a long established fact that a reader will be distracted by the readable content of a page when looking at its layout.
Pesquisando no EBSCOhost
Circuitos Combinatórios
Naja Slides YoungAt Heart Sinatra Som.
Grammar Reference: Modal Verbs
Soluções CISCO Roteadores
Wondershare software On the [View] menu, point to [Master], and then click [Slide Master] or [Notes Master].
Grammar Reference: Modal Verbs
Arquitetura interna de FPGAs da família Virtex
2º ENCONTRO UAB-UFPA (Polo Barcarena)
Trabalho de conclusão do Curso de Engenharia Quimica
Tópicos Avançados em Engenharia de Software
Introduction to Machine learning
How to learn English THE EASY WAY. Ways to learn english Music; Games; Apps; Movies/Series;
Introduction to density estimation Modelação EcoLÓGICA
Scrum e Microsoft Visual Team System Impedimento ou facilitador?
Chapter Six Pipelining Harzard
Germano Maioli Penello
Pesquisadores envolvidos Recomenda-se Arial 20 ou Times New Roman 21.
Germano Maioli Penello
Eletronica Digital III
Transcrição da apresentação:

Digital Integrated Circuits A Design Perspective EE141 Digital Integrated Circuits A Design Perspective Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic Arithmetic Circuits January, 2003 (contém alterações feitas no âmbito da PSI-2452))

A Generic Digital Processor EE141 A Generic Digital Processor

Building Blocks for Digital Architectures EE141 Building Blocks for Digital Architectures Arithmetic unit - Bit-sliced datapath (adder, multiplier, shifter, comparator, etc.) Memory - RAM, ROM, Buffers, Shift registers Control - Finite state machine (PLA, random logic.) - Counters Interconnect - Switches - Arbiters - Bus

An Intel Microprocessor EE141 An Intel Microprocessor Itanium has 6 integer execution units like this

EE141 Bit-Sliced Design

EE141 Bit-Sliced Datapath

Itanium Integer Datapath EE141 Itanium Integer Datapath Fetzer, Orton, ISSCC’02

EE141 Adders

EE141 Full-Adder

EE141 The Binary Adder

EE141 The Binary Adder Como é a implementação CMOS? Mãos à Obra !

Características da célula somador completo: EE141 Características da célula somador completo: PMOS em série CL muito alta (em Cout) Inversor no caminho do carry A soma não é tão importante quanto o carry

The Ripple Carry-Adder EE141 The Ripple Carry-Adder Como é a implementação CMOS? Esquematizar um somador de 4 bits e computar o caminho crítico (diagrama de atrasos)

The Ripple-Carry Adder EE141 The Ripple-Carry Adder Worst case delay linear with the number of bits td = O(N) mais importante otimizar tcarry tadder = (N-1)tcarry + tsum Goal: Make the fastest possible carry path circuit

EE141 Inversion Property

Minimize Critical Path by Reducing Inverting Stages EE141 Minimize Critical Path by Reducing Inverting Stages Exploit Inversion Property

Express Sum and Carry as a function of P, G, D EE141 Express Sum and Carry as a function of P, G, D Define 3 new variable which ONLY depend on A, B Generate (G) = AB Propagate (P) = A  B Delete = A B Can also derive expressions for S and C based on D and P o Note that we will be sometimes using an alternate definition for Propagate (P) = A  B

EE141 Full-Adder P G D 0 0 1 1 0 0 0 1 0

CMOS Binary Adder with P and G Generate (G) = AB Propagate (P) = A  B 28 transistors

A Better Structure: The Mirror Adder EE141 A Better Structure: The Mirror Adder

EE141 The Mirror Adder The NMOS and PMOS chains are completely symmetrical. A maximum of two series transistors can be observed in the carry- generation circuitry. When laying out the cell, the most critical issue is the minimization of the capacitance at node Co. The reduction of the diffusion capacitances is particularly important. The capacitance at node Co is composed of four diffusion capacitances, two internal gate capacitances, and six gate capacitances in the connecting adder cell . The transistors connected to Ci are placed closest to the output. Only the transistors in the carry stage have to be optimized for optimal speed. All transistors in the sum stage can be minimal size.

Transmission Gate Full Adder EE141 Transmission Gate Full Adder

Manchester Carry Gates EE141 Manchester Carry Gates

Manchester Carry Chain EE141 Manchester Carry Chain Tempo de propagação: tP = 0.69N(N+1)RC/2

EE141 Carry-Bypass Adder Also called Carry-Skip

Carry-Bypass Adder (cont.) EE141 Carry-Bypass Adder (cont.) tadder = tsetup + Mtcarry + (N/M-1)tbypass + (M-1)tcarry + tsum

Carry Ripple versus Carry Bypass EE141 Carry Ripple versus Carry Bypass

EE141 Carry-Select Adder

Carry Select Adder: Critical Path EE141 Carry Select Adder: Critical Path

EE141 Linear Carry Select

Square Root Carry Select EE141 Square Root Carry Select

Adder Delays - Comparison EE141 Adder Delays - Comparison

EE141 Multipliers

EE141 Shifters

EE141 The Binary Shifter

EE141 The Barrel Shifter Area Dominated by Wiring

EE141 4x4 barrel shifter Widthbarrel ~ 2 pm M

EE141 Logarithmic Shifter

0-7 bit Logarithmic Shifter EE141 0-7 bit Logarithmic Shifter A 3 Out3 A 2 Out2 A 1 Out1 A Out0

EE141 Conclusões Existem muitos módulos funcionais de processadores que podem ser descritos através de “geradores de módulos”. Mas, não todos. Exemplos: somadores, shifters, memórias, multiplicadores, registrador de deslocamento, multiplexadores, ....... Estes módulos podem ser disponibilizados de duas formas: módulos hard do tipo bit-slice (leiaute pré- determinado) ou módulos soft através de descrições comportamentais utilizando o comando generate. Ambos permitem acelerar o projeto de CI´s complexos