UTFPR – Prof. Carlos Raimundo Erig Lima. Smart compilation – permite que o Quartus II não execute etapas desnecessárias da compilação. Incremental.

Slides:



Advertisements
Apresentações semelhantes
Flip-Flops e Dispositivos Correlatos
Advertisements

VERIFICAÇÃO FORMAL DE BLOCOS COMPLEXOS
MATRIZES DE PORTAS PROGRAMÁVEIS NO CAMPO (FPGA)
Sistemas Digitais Projeto RTL – Unidade de Controle
Sistemas distribuídos Metas de Projeto Prof. Diovani Milhorim
Unesp – Universidade Estadual Paulista Engenharia Elétrica Alunos: Guaraci Nakamura R. C. Rafael Cuba Vitor Zaccari.
Arquitetura e organização de computadores
Barramentos Introdução.
Engenharia de Software
Engenharia de Software
Definição de Parâmetros de Power System Stabilizers para Melhoria do Comportamento Dinâmico de Redes Ângelo Mendonça Orientador: Prof. João A. Peças Lopes.
Unidades de Execução e de Controle Sistemas Digitais.
Lógica reconfigurável por hardware
Lógica reconfigurável por hardware
Redução do Consumo de Energia
Altera – Mercury Programmable Logic Device Family Linária M. P. de Lima.
Tiago Salmito SystemC Tiago Salmito
Maria Aparecida Castro Livi
Universidade Federal do Rio Grande do Sul Programa de Pós-Graduação em Computação Exploração do espaço de projeto para uma arquitetura de processamento.
On-line Testing of Globally Asynchronous Circuits D. Shang, A
Dispositivos de Lógica Programável
Sistemas Digitais Microprocessados
Análise de Circuitos Sequenciais Síncronos
O FLIP-FLOP Os latches e os flips-flops são os blocos elementares com os quais se constrói a maior parte dos circuitos sequenciais. Um flip-flop é um dispositivo.
O FLIP-FLOP As latches e os flips-flops são os blocos elementares com os quais se constrói a maior parte dos circuitos sequenciais. Um flip-flop é um dispositivo.
1. Circuitos seqüenciais - conceito 2. Flip-flops 3. Registradores 4
HARDWARE do CLP Os controladores lógicos programáveis são equipamentos com uma aplicação muito vasta dentro dos diversos processos de automação. Desta.
Sistemas Operacionais I
ALTERA FLEX 10K CARACTERÍSTICAS
Seminário de Engenharia de Usabilidade
CPU – IHM PARAMETRIZAÇÃO
Índice Sumário Implementação de Contadores Implementação de contadores
REDUNDÂNCIA POR SOFTWARE
UTFPR – Prof. Carlos Raimundo Erig Lima. .….… STD_LOGIC (equivalente ao BIT) STD_LOGIC_VECTOR (equivalente ao BIT_VECTOR)
Comparação entre os métodos de ordenação
Técnicas de Manutenção Preditiva
Lógica reconfigurável por hardware
Lógica reconfigurável por hardware
Lógica reconfigurável por hardware
Circuitos Seqüenciais
Exercícios de Máquinas de Estado
Sistemas Distribuídos
Sistemas de Controle Processo Controle Medição Atuação prof. d'Avila.
UTFPR – Prof. Carlos Raimundo Erig Lima.  Circuitos compostos por lógica seqüencial e por lógica com binacional.  Baseados em flip-flops sincronizados.
SISTEMAS DE GERENCIAMENTO DE BANCO DE DADOS Hélder Lima e Silva - hmls
Tipos de Atividades do Planejamento da Produção
Introdução à Informática Profa. Regiane Klidzio
Microcontroladores PIC
Termômetro Digital com PIC e LM35
SISTEMAS DIGITAIS AULA 6 Prof. José Bezerra de Menezes Filho CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DA PARAÍBA DA PARAÍBA.
Simuladores de Processos: Destilação
Back-End Compilação aula-11-back-end.pdf.
Infra-Estrutura de Software
Revisão do Quartus II e Ferramentas de Simulação
Laboratório de Mecatrónica/IST - COPPE Elétrica/UFRJ
Engenharia de Sistemas Embarcados Aula 5: Um Conjunto Básico de Ferramentas.
Circuitos Integrados Digitais ELT017
Memória.
BIOS (Aula Extra) Prof. Rafael S. Ribeiro
FLIP-FLOPs.
Memórias Faculdade de Ciências Aplicadas e Sociais de Petrolina - FACAPE Ciência da Computação Professora: Cynara Carvalho
MEMÓRIA (INFORMÁTICA)
Sistemas Operacionais Multimídia. Sistemas de Arquivos Multimídia Duas abordagens para tratar mídias contínuas em sistemas de arquivos: –1a.: organização.
ECA-703 AUTOMAÇÃO DE SISTEMAS ELÉTRICOS
PROJETO E IMPLEMENTAÇÃO DE DECODIFICADORES DE CÓDIGO EM PLATAFORMAS FPGA Felipe de Oliveira de Araújo e Ricardo Ribeiro dos Santos Faculdade da Computação.
Controle de Sistemas Dinâmicos
Algoritmos BioInspirados: Inteligência de Enxames
Prof. Marcio Cunha Aula 10 – Circuitos Sequenciais: Flip-Flop’s
Transcrição da apresentação:

UTFPR – Prof. Carlos Raimundo Erig Lima

Smart compilation – permite que o Quartus II não execute etapas desnecessárias da compilação. Incremental compilation – permite preservar os resultados de blocos que não sofreram modificações durante o projeto. Muito útil em projetos grandes. Reduz o tempo de compilação. Early Timing Estimation – permite que uma estimativa do comportamento de timing seja realizada antes do roteamento e posicionamento dos diferentes componentes do projeto. Permite uma análise significativamente mais rápida – 45x.

Optimize hold timing – o Quartus II adiciona atrasos nos caminhos para garantir que um mínimo requerimento de tempo de atraso é garantido. Hold time – tempo que o sinal de entrada de um flip-flop deve permanecer estável após a transição do clock. Setup time – tempo que o sinal de entrada de um flip-flop deve permanecer estável antes do clock ser aplicado. Optimize fast-corner timing – permite que a otimização leve em conta condições de operação mais restritivas. Na prática o projeto torna-se mais robusto a variações de temperatura e tensão de alimentação. Demanda um maior tempo de processamento. Fitter effort – Ajusta a relação entre o tempo de compilação e desempenho do projeto. - Auto Fit – miniminiza o tempo de compilação levando em conta o atendimento dos requisitos de desempenho. - Standard Fit – maximiza o desempenho do projeto. - Fast Fit – apresenta o mínimo tempo de compilação e uma degradação de desempenho.

Optimization Technique – define o objetivo da otimização no processo de analise e síntese do projeto: desempenho ou recursos (lógica usada). Auto RAM, Auto ROM, Auto RAM block - permite que o Quartus II determine como serão implementadas as memórias RAM e ROM do projeto (usando elementos lógicos ou áreas dedicadas de memória). PowerPlay Power optimization – determina quão agressiva será a estratégia de otimização do consumo de energia do projeto. Uma estratégia muito agressiva pode diminuir o desempenho do projeto.