Memória Principal.

Slides:



Advertisements
Apresentações semelhantes
UNIDADE 1: INTRODUÇÃO ÀS TECNOLOGIAS DA INFORMAÇÃO E COMUNICAÇÃO
Advertisements

Capitulo 6: Entrada e Saída
Arquitetura e organização de computadores
Arquitetura e organização de computadores
Entrada e Saída Introdução.
Técnicas para operações E/S
Autor: Salvador P. Gimenez
Arquitetura de Computadores
Aula 16: Memória Principal e Memória Virtual
A Arquitetura: conjunto de instruções
1. Introdução: São dispositivos utilizados para armazenar dados (Informações). Desde o lançamento do 1º computador, os programadores vem exigindo capacidades.
Arquitetura de Sistemas Operacionais
MEMORIAS RAUL DIAZ ROSAS.
Introdução à Informática
Rganização de Computadores A Interface entre o Processador e os Periféricos Capítulo 8 – Patterson & Hennessy (seções 8.4 e 8.5) Organização de Computadores.
Esquema básico do hardware
Organização da Memória Principal
Componentes do Computador e noções de Arquitetura de Computadores
Implementação da CPU Análise de um computador simplificado Implementação da Unidade de Controle para o computador simplificado.
Arquitetura de computadores
Fundamentos da Arquitetura de Computadores
Arquitetura de Computadores
Introdução à Programação
Unidade Central de Processamento
Unidade Central de Processamento
Unidade Central de Processamento
Memórias Digitais Memórias:
Memórias Digitais Departamento de Engenharia Elétrica – UFRJ
Unidade Central de Processamento UCP
Organização de Computadores
Subsistemas de memória
Sistemas Operacionais I
Organização e Arquitetura de Computadores
Estrutura e funcionamento de um computador
Funcionamento básico de um processador de 8 bits
Agenda - Aula 2 Introdução (Computador Digital) Processadores
Agenda - Aula 03 Introdução (Computador Digital) Memória
Processamento de dados na UCP e memória UCP
Eletrônica Digital II ELT013
TIC - Conceitos Introdutórios
Unidade Central De Processamento: Processador
Técnico em Informática
Unidade Central De Processamento: Processador
Capítulo 5 Entrada/Saída 5.1 Princípios do hardware de E/S
Arquitetura de Computadores
Subsistema de Memória.
Introdução à INFORMÁTICA
INTRODUÇÃO À COMPUTAÇÃO
Montagem e Manutenção de Computador I Curso Técnico em Rede de Computadores Aula 05.
Memorias.
DSC/CEEI/UFCG Introdução à Computação. DSC/CEEI/UFCG 2 Hardware – Memória  Componente de um sistema de computação cuja função é armazenar informações.
Escola Secundária Sebastião da Gama
Processador 2014/2015 Comunicação de Dados Ricardo Bento 12ºL.
Hierarquia de Memória Arquitetura de Computadores Aula 4 – Memória 23/08/2012 Bruno Iran Ferreira Maciel Mestrando em Ciências da Computação – Cin/UFPE.
1. Introdução O processador é o componente vital do sistema de computação, responsável pela realização das operações de processamento (os cálculos matemáticos.
INTRODUÇÃO À COMPUTAÇÃO
Memória.
Sistemas computacionais
Arquitetura de computadores
Introdução à Computação
Memória Principal Anotações de Aula
Memórias Faculdade de Ciências Aplicadas e Sociais de Petrolina - FACAPE Ciência da Computação Professora: Cynara Carvalho
Sistemas Operacionais Arquitetura de Computadores
 Todo processador é constituído de circuitos capazes de realizar algumas operações primitivas:  Somar e subtrair  Mover um dado de um local de armazenamento.
“Armazenar dados e programas que serão utilizados pelo processador (CPU – unidade central de processamento) ”
Disciplina: Circuitos Digitais
“Armazenar dados e programas que serão utilizados pelo processador (CPU – Unidade Central de Processamento) ”
Transcrição da apresentação:

Memória Principal

Função “Armazenar dados e programas que serão utilizados pelo processador (CPU – Unidade Central de Processamento) ”

Características – 01 Tempo de acesso: maior que o tempo de acesso da cache Capacidade: bem maior que a cache (tipicamente em 2 Gb, 4 Gb ou 8Gb) Volatilidade: volátil Temporariedade: tempo de duração da execução do programa

Características – 02 Tecnologia: DRAM (Dynamic Random Access Memory) Implementada por uma matriz de células, cada célula contendo um transistor e um capacitor A carga de um capacitor varia com o tempo, sendo necessário um processo de recarga ou refresh Apresenta alta densidade (bits por chip): alta capacidade de armazenamento e baixa velocidade Pode ser lida ou escrita (R/W – read/write) Gasta-se o mesmo tempo para acessar qualquer posição da memória

Organização – 01 Célula: unidade de armazenamento Cada célula possui um endereço que a identifica Os endereços são utilizados para realizar operações de escrita e leitura Operação de escrita: armazenar, escrever ou gravar um elemento na memória Operação de leitura: recuperar ou ler um elemento na memória

Organização – 02 Cada célula contém em seu interior M bits Os M bits constituem na informação propriamente dita Uma instrução ou parte dela Um dado ou parte dele Um endereço ou parte dele

Organização – 03 Memória Principal endereço 1F 257A conteúdo 2C 257B

Organização – 04 Diferentes formas de organizar as células M bits .. . End. 0 End. 1 End. 2 End. 3 End. N -1 bit1 bit 2 bit M N células Diferentes formas de organizar as células

Organização – 05 . 12 bits End. 0 End. 1 End. 2 End. 3 End. 255

Organização – 06 Na prática, os endereços estão em binário . 0000 0001 0010 0011 1111 000000 000001 000010 000011 111111

Operações de Leitura e Escrita Para entendermos com é feita uma operação de leitura ou escrita na memória, é necessário conhecer os componentes do processador que participam destas operações

Operações de Leitura e Escrita Elementos Utilizados RDM (Registrador de Dados da Memória) ou MBR (Memory Buffer Register): armazena temporariamente a informação que está sendo transferida da MP para o processador ou vice-versa REM (Registrador de Endereços da Memória) ou MAR (Memory Address Register): armazena temporariamente o endereço de acesso a uma posição de memória, ao se iniciar uma operação de leitura ou de escrita UC (unidade de controle): comanda as operações de leitura ou de escrita

Operações de Leitura e Escrita Elementos Utilizados Barramento de dados: interliga o RDM à MP Barramento de endereços: interliga o REM à MP para a transferência dos bits que representam um endereço de acesso a uma posição de memória Barramento de controle: interliga o processador à MP para passagem de sinais de controle durante uma operação de leitura ou escrita

Operações de Leitura e Escrita Elementos Utilizados Processador ou CPU RDM REM UC MP Barramento de Dados Barramento de Endereços Barramento de Controle

Capacidade de Armazenamento dos Elementos Os tamanhos destes elementos são dados em bits ou bytes Tamanho do RDM=tamanho do BD= tamanho da unidade de transferência A unidade de transferência é chamada de palavra e depende do fabricante, podendo ser uma única célula (8 bits ou 1 byte) ou um conjunto de células

Capacidade de Armazenamento dos Elementos Tamanho do REM=tamanho do BE=tamanho do endereço de memória O tamanho do endereço de memória depende da quantidade de células que a memória possui 2tamanho end em bits = qtde de células Tamanho da memória (em bits ou bytes) = qtde de células X tamanho da célula

Capacidade de Armazenamento dos Elementos Exemplo: Considere uma memória de 32 células de 16 bits cada: Qual é o tamanho, em bits, de um endereço desta memória? 2tamanho endereço em bits = 32 células 2tamanho endereço em bits = 25 células Tamanho endereço = 5 bits

Capacidade de Armazenamento dos Elementos 00000 00001 00010 00011 Exemplo: 16 bits 32 células . 11111

Capacidade de Armazenamento dos Elementos Exemplo: Qual é tamanho, em bytes, desta memória? Tamanho da memória = qtde de células X tam da célula = 32 X 16 bits = 25 X 24 bits = 29 bits = 29 bits/8 bits = 29/23 bytes = 26 bytes

Operação de Leitura Realizada através de algumas operações menores, as microoperações O tempo gasto para realização de todas as microoperações caracteriza o tempo de acesso

Operação de Leitura 1) (REM)  conteúdo de outro registrador Passos: 1) (REM)  conteúdo de outro registrador 2) O endereço é colocado no barramento de endereço 3) Sinal de leitura é colocado no barramento de controle pela unidade de controle 4) O endereço é usado para localizar a célula na MP 5) Envio da informação pelo barramento de dados 6) (RDM)  MP(REM) 7) Outro registrador  (RDM)

(1) (4) (7) (6) (5) (2) (3) Processador ou CPU MP outro reg. 10011 00000100 (1) 10011 (7) (4) RDM REM UC (6) 00000100 (5) 00000100 barramento de dados 10011 (2) barramento de endereços Sinal de leitura (3) barramento de controle

Operação de Escrita 1) (REM)  conteúdo de outro registrador Passos: 1) (REM)  conteúdo de outro registrador 2) (RDM)  conteúdo de outro registrador 3) O endereço é colocado no barramento de endereço 4) O conteúdo de RDM é colocado no barramento de dados 5) Sinal de escrita é colocado no barramento de controle 6) MP (REM) (RDM), o dado é transferido para a célula de memória

(1) (6) (2) (4) (3) (5) MP Processador ou CPU outro reg. lixo 01111 01111 00001001 (6) (2) 00001001 RDM REM UC (4) 00001001 barramento de dados 01111 (3) barramento de endereços Sinal de escrita (5) barramento de controle

Operações de Leitura e Escrita Vamos visualizar como a memória atende uma requisição de leitura ou escrita Iremos considerar uma memória 4 x 3, ou seja, 4 células (palavras) de 3 bits 3 sinais de controle: CS (chip Selection): controla a habilitação do chip de memória RD (Read): diferencia leitura de escrita OE (Output Enable): habilita a saída da memória I0, I1 e I2 são os bits de entrada O1, O2 e O3 são os bits de saída

Operações de Leitura e Escrita Duas linhas de endereço A1 e A0 que indicam qual das 4 palavras de 3 bits deve ser lida ou escrita A1 = 0 e A0 = 0, palavra 0 A1 = 0 e A0 = 1, palavra 1 A1 = 1 e A0 = 0, palavra 2 A1 = 1 e A0 = 1, palavra 3

Operações de Leitura e Escrita Em uma operação de leitura: O sinal CS será ativado junto com o sinal RD As linhas de entrada de dados não são utilizadas A palavra selecionada pelas linhas A1 e A0 é colocada nas linhas de saída de dados O sinal OE é ativado Em uma operação de escrita: O sinal CS será ativado e o sinal RD desativado Os bits presentes nas linhas de entrada de dados são carregados na palavra selecionada pelas linhas A1 e A0 As linhas de saída de dados não são selecionadas