Sistemas Digitais Somadores.

Slides:



Advertisements
Apresentações semelhantes
Contadores e Registradores
Advertisements

Medindo a Velocidade do Som com o Microfone do PC
SystemVerilog: Síntese de Lógica combinatória Função lógica combinatória pode ser representada como: logic_output(t) = f(logic_inputs(t)) Regras Evite.
Katia S. Guimarães QUICKSORT Katia S. Guimarães
Lógica booleana e implementação de funções booleanas
INTRODUÇÃO À LÓGICA DIGITAL
Entrada e Saída Introdução.
Álgebra Booleana e Circuitos Lógicos
Lógica Booleana A álgebra booleana é baseada totalmente na lógica. Desta forma, os circuitos lógicos executam expressões booleanas. As expressões booleanas.
VISÃO GERAL Profa. Fernanda Denardin Walker
PORTAS LÓGICAS Prof. Wanderley.
VHDL Linguagem de Descrição e Síntese de Circuitos Digitais
Sistemas Digitais Projeto RTL – Unidade de Execução
Introdução aos Sistemas Digitais
Eletrônica Digital Projeto de Circuitos Combinacionais Aritméticos
Unidades de Execução e de Controle Sistemas Digitais.
Eletrônica Digital Funções e Portas Lógicas
Circuitos aritméticos
Tiago Salmito SystemC Tiago Salmito
Organização e Arquitetura de Computadores I Aritmética para Computadores Parte I Ivan Saraiva Silva.
Introdução a Computação
Introdução ao Quartus II
FLI – ModelSim Pedro Velho.
VERILOG HDL (HARDWARE DESCRIPTION LANGUAGE)
Hardware Description Language (HDL)
Circuitos combinatórios
Projeto de Somador com e sem Sinal
Aula 6, Exp 5: Implementação de Atrasos com FIFO
ALTERA FLEX 10K CARACTERÍSTICAS
Circuitos Digitais - Somadores e Subtradores SOMADORES E SUBTRADORES.
Daniel Alexandro/Reniê Delgado/Vanessa Ogg
Antonyus Pyetro Infra-estrutura de Hardware – IF674
Antonyus Pyetro Infra-estrutura de Hardware – IF674
Antonyus Pyetro Infra-estrutura de Hardware – IF674
Construção de Algoritmos AULA 03
SISTEMAS DIGITAIS AULA 5
Subset Sum Algoritmos e Estruturas de Dados – IF672
CIRCUITO COMBINACIONAIS
ENGA78 – Síntese de Circuitos Digitais
ELETRÔNICA DIGITAL Circuitos Aritméticos
Aula Prática PL Profa. Bernadette Farias Lóscio
Circuitos Lógicos e Álgebra de Boole
Hardware Description Language Aula 3 – AHDL (continuação)
Multiplexador O que é isso?.
Subtrator e Somador BCD
Sistemas Operacionais
SEC (Single Error Correction) Código de Hamming
OPERAÇÃO LÓGICA NOT INVERSOR
(OU) Hardware da Rede Implementacao da rede
Sistemas Microprocessados e Microcontrolados
Hardware Description Language Aula 4 –VHDL (introdução)
Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc.
Sistemas Digitais e Arquitetura de Computadores - SDAC
Projetando Sistemas Digitais com SystemVerilog
Sistemas Digitais Introdução ao Quartus II Monitoria Sistemas Digitais – {fbla, rgo, jpmk, thfp, fcm} at cin.ufpe.br Introdução ao Quartus II.
Diagrama de estado ? Exemplo:
VERILOG.
FLUXO DE CAIXA PROGRAMADO EM MACRO
Eletrônica Digital II ELT013
Colégio da Imaculada Colégio da Imaculada Curso Técnico em Informática
PROJETO 2: ALUNOS UFRPE Parte 1. Dividindo para conquistar 1. Interação com o usuário 2. Leitura e escrita em arquivos 3. Regra de negócio para executar.
1 Eletrônica II Germano Maioli Penello II _ html Aula 17.
Sistemas Digitais I Descrevendo circuitos lógicos Prof. Marlon Henrique Teixeira out/2013.
Sistemas Digitais Pinagem Monitoria Sistemas Digitais – {aqc, fbla, gamsd, mls2, cin.ufpe.br Pinagem Pinagem: – Relação entre os pinos.
Somadores e Multiplicadores
Circuitos Lógicos Sequenciais
Lógica Programável e VHDL Prof. Marcio Cunha Aula 05 – Projeto RTL.
Circuitos Digitais Multiplexador (MUX) e Demultiplexador (DEMUX)
XOR, Detecção de Erro, Comparadores
Germano Maioli Penello
Transcrição da apresentação:

Sistemas Digitais Somadores

Somadores Agora que aprendemos a usar a ferramenta, vamos criar um projeto um pouco mais complexo! Circuito que soma dois números de 4 bits (sem sinal) Como Implementar? Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Lembrando o fluxo de construção da aula passada: Somadores Lembrando o fluxo de construção da aula passada: Etapas do projeto: Identificar os sinais de entrada e de saída do circuito; Levantar a tabela verdade do circuito; Deduzir e otimizar as equações booleanas da cada sinal de saída; Implementar o circuito no Quartus II; Baixar o circuito na UP1 (plataforma de prototipação da Altera). Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

A Z B Somadores Identificar os sinais de entradas e saída: Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

É viável criar essa tabela?! Somadores Levantar a tabela verdade do circuito; A (4 bits) B (4 bits) Z (4 bits) 0000 0001 0010 ... É viável criar essa tabela?! Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Dividir o problema em problemas menores! Somadores Dividir o problema em problemas menores! Criar módulos que somam números de 1 bit e interconectá-los Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Somadores Primeira Atividade Desenvolver um circuito que soma números de 1 bit (full-adder) O circuito é um módulo que se conectará com outros, então: Deve informar se a soma gerou um carry out Deve considerar se a soma de outro módulo que se conecta a ele gerou um carry out (carry in) Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Essa atividade ainda nesta aula! Somadores Primeira Atividade Etapas do projeto: Identificar os sinais de entrada e de saída do circuito; Levantar a tabela verdade do circuito; Deduzir e otimizar as equações booleanas da cada sinal de saída; Implementar o circuito no Quartus II; Essa atividade ainda nesta aula! Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Somadores Segunda Atividade Interligar os somadores criados na primeira atividade de forma a somar dois números de 4 bits. Prestem atenção ao tamanho da entrada e saída do sistema maior (4 bits) e dos módulos menores (1 bit). Essa atividade deve ser apresentada até 20 minutos após o início da próxima aula! Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Somadores Sugestões de Leitura: Aula 5 (Álgebra de chaveamento e decomposição de funções) http://www.cin.ufpe.br/~if675/arquivos/aulas/2003-2/unidade1/aula05.pdf Monitoria Sistemas Digitais – 2006.1 - {aqc, fbla, gamsd, mls2, tfc} @ cin.ufpe.br

Sistemas Digitais Somadores