11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.

Slides:



Advertisements
Apresentações semelhantes
Fundamentos de Electrónica
Advertisements

MATRIZES DE PORTAS PROGRAMÁVEIS NO CAMPO (FPGA)
Circuitos Lógicos e Organização de Computadores Capítulo 3 – Tecnologia de Implementação Ricardo Pannain
12 Modelos doTransistor MOS Concepção de Circuitos Integrados
IE726 – Processos de Filmes Finos
2.1 Introdução MOSFET = dispositivo predominante da microeletrônica moderna MOS = Metal – Óxido (SiO2) – Semicondutor (Si) MIS = Metal – Isolante – Semicondutor.
Projeto de Processos e Dispositivos Suprem e Pisces Athena e Atlas.
Integração de Processos CMOS
Efeitos em dispositivos de pequenas dimensões.
IE327 – Prof. Jacobus Cap. 8 Modelagem de Pequeno Sinal para Baixas e Médias Freqüências (parte 2)
Capítulo 3 – Técnicas de Deposição: Pt1 - CVD
Carlos Edson Flávio Jorge Luciano Rafael Welinton
Carlos Edson Flávio Jorge Luciano Rafael Welinton
Transistor de Efeito de Campo MOS (MOSFET) – Parte I
Prof. Marcelo de Oliveira Rosa
Máquinas Elétricas I Aula 12
PSI 2223 – Introdução à Eletrônica Programação para a Terceira Prova
FABRICAÇÃO DE CI’s EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA
Condução elétrica em sólidos
Eletricidade Aula 13.
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
Germano Maioli Penello
MATEMÁTICA E ESPAÇO Formação Geral Componente Curricular: 3ª Semana
Germano Maioli Penello
Germano Maioli Penello
1º/2015 q Eletricidade e Seus Conceitos AULA Nº 6
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
Germano Maioli Penello
Germano Maioli Penello
1 Eletrônica II Germano Maioli Penello Aula 05 II_ html.
1 Eletrônica II Germano Maioli Penello Aula 06 II _ html.
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
1 1 Eletrônica II Germano Maioli Penello II _ html Aula 20.
11 Eletrônica II Germano Maioli Penello II _ html Aula 12.
11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia.
1 Eletrônica II Germano Maioli Penello II _ html Aula 24.
Teoria dos Semicondutores e o Diodo Semicondutor
DESENVOLVIMENTO DE PROCESSOS INDUSTRIAIS DE FABRICAÇÃO DE CÉLULAS SOLARES BIFACIAIS EM SILÍCIO CZ PGETEMA Rita de Cássia da Costa Licenciada em Física.
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Germano Maioli Penello
Transcrição da apresentação:

11 Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 10

22 Pauta Isadora Thiago Nascimento Oliveira ÁQUILA ROSA FIGUEIREDO ALLAN DANILO DE LIMA DAVID XIMENES FURTADO HUGO LEONARDO RIOS DE ALMEIDA JEFERSON DA SILVA PESSOA LAIS DA PAIXAO PINTO LEONARDO SOARES FARIA PEDRO DA COSTA DI MARCO VINICIUS DE OLIVEIRA ALVES DA SILVA

3 Exercício para a próxima terça Construa em uma célula esquemática um divisor de tensão com dois resistores de 10KOhms. Construa em uma célula de leiaute um divisor de tensão com dois resistores de poço-n de 10KOhms. Compare os circuitos de leiaute vs. esquemático (LVS ou NCC) nas células. Simule com o LTSpice o divisor de tensão variando a tensão de 0 a 5V. Apresente o resultado em gráficos de Vin e Vout. Onde Vin é a tensão da fonte e Vout é medida entre os dois resistores.

Revisão 4 Já analisamos as seguintes camadas de fabricação: n-well, metal1, metal2, via1 e overglass. A partir de agora, analisaremos as camadas ativa, n-select, p-select, poly1, silicide e contato.

Novas camadas 5 As camadas ativa, n-select, p-select, poly são usadas para criar o canal-n e o canal-p dos MOSFETs e assim a camada de metal pode fazer um contato com o substrato ou o poço. As camadas n-select e p-select definem onde implantar os átomos p e n. As camadas ativa e as camadas select são sempre usadas em conjunto.

MOSFET fabricação

Camada ativa 7 A camada ativa define onde abrir o FOX (field oxide) definindo a área ativa. O FOX separa dispositivos uns dos outros. As áreas ativas são isoladas uma das otras pelo FOX (existe conexão entre os dispositivos pelo substrato ou pelo poço, mas o FOX tenta fazer com que essa comunicação seja mínima).

p-select e n-select 8 As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?).

p-select e n-select 9 As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?). Como é a seção de corte dessas máscaras?

p-select e n-select 10 As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?).

p-select e n-select 11 As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?).

p-select e n-select 12 As máscaras p-select e n-select sempre acompanham a camada ativa. Elas são usadas para dopar a região ativa com átomos p ou n (Quais átomos são usados para dopagem p ou n?). As máscaras n-select e p-select são sempre maiores que as regiões ativas para evitar problemas de desalinhamento. O FOX protege o substrato da implantação.

Camada poly 13 O nome poly vem de polisilício (polysilicon), um material policristalino de silício. Desenhar um poly em cima de uma região ativa forma um MOSFET. O número de MOSFETs em um processamento é facilmente obtido contando-se quantas vezes o poly cruza a região ativa. O poly forma a porta (gate) do MOSFET. O dreno e a fonte são formadas pela implantação n.

Camada poly 14 O MOSFET visto desta maneira é um dispositivo de 3 terminais; não estamos abordando a conexão ao corpo (body) do MOSFET. Com a conexão de corpo, o MOSFET passa a ser um dispositivo de 4 terminais.

Porta auto alinhada 15 A área abaixo do poly não é dopada. A camada poly protege a região abaixo dela da implantação dos dopantes A fina camada de óxido entre o poly e a região ativa é chamada de óxido de porta - gate oxide (GOX) GOX O dreno e fonte ficam auto alinhados com a deposição do poly da porta.

Exemplo de erros 16 Implantação dos dopantes (camadas select) antes da deposição do poly. O que aconteceria caso o poly e as camadas ativas fiquem ligeiramente desalinhadas? Esta é a vantagem da camada poly auto alinhada.

Fio de poly 17 As camadas de poly podem ser usadas como fios da mesma forma que a camada de metal. Note que a camada poly fica em cima da camada FOX. A resistência de folha da camada poly é ~200  /quadrado. Compare com a camada metálica! A capacitância ao substrato também é maior (veja tabela da aula passada). Portanto, o atraso do fio poly é maior do que o do metal. Para reduzir a resistência de folha, uma camada silicide é depositada sobre o MOSFET. O silicide e o poly formam o chamdado polycide. Silicide – mistura de silício com um elemento mais eletropositivo (por ex., tungstênio)

Resistências típicas 18 Com silicide as resistências são bem menores! Note que o silicide é sempre colocado acima do poly! Se for colocado abaixo, cria um contato retificador (contato de barreira Schottky).

Bloco de silicide 19 Resistências da tabela do slide anterior (com e sem Silicide):

Bloco de silicide 20 Resistências da tabela do slide anterior (com e sem Silicide): ns ps

Fluxo de processo CMOS 21 O pad oxide serve apenas como uma camada para o crescimento do nitride. O fotorresiste é depositado e o com fotolitografia protegemos a região de interesse e definimos a região aberta no FOX. Genérico

Fluxo de processo CMOS 22 A área não protegida é corroída e forma trincheiras rasas. Genérico

Fluxo de processo CMOS 23 As trincheiras são preenchidas com SiO2 formando a região de campo (regiões do FOX). Este tipo de isolamento entre os dispositivos é chamada de isolamento de trincheira rasa (STI – shallow trench isolation) Genérico

Fluxo de processo CMOS 24 Duas regiões de implante são feitas para ajustar a tensão de gatilho. As implantações p e n são feitas em etapas distintas. Genérico

Fluxo de processo CMOS 25 Polisilício já depositado e o padrão já definido (porta do MOSFET) em cima do óxido de porta. Genérico

Fluxo de processo CMOS 26 Implantação rasa para formar o lightly doped drain (LDD) do MOSFET. Serve para prevenir o campo elétrico perto da fonte e dreno ficar muito alto (veremos detalhes mais adiante no curso). O poly serve como uma máscara para as implantações. Genérico

Fluxo de processo CMOS 27 Óxido espaçador nas laterais do poly e depois implante n+ e p+ que cria as áreas de dreno e fonte e também dopa o poly para que ele conduza. Genérico

Fluxo de processo CMOS 28 A última etapa é o silicide para reduzir a resistência de folha do poly e das regiões n+ e p+. Genérico

FEOL e BEOL 29 As sequências feitas nos últimos slides são chamadas de FEOL (front-end of the line) As sequências feitas após isso (camadas de metais e vias) são chamadas de BEOL (back-end of the line))

Etapas de processo damasceno 30 As sequências 1)Trincheira 2)Cobrir a trincheira com óxido 3)Polir o substrato para que o topo seja plano É chamado de processo damasceno. Foi este o processo que apresentamos aqui. O processo damasceno é utilizado mais comumente nas camadas metálicas. Trincheiras são formadas nos isolantes, cobre é depositado e o topo do wafer é polido para ficar plano

MOSFET fabricação Este processamento do aplicativo é exatamente o mesmo que acabamos de mostrar?