Reducing Memory Access Latency with Asymmetric DRAM Bank Organizations Reduzindo a Latência do Acesso à Memória com Organizações de Bancos DRAM Assimétricos.

Apresentação em tema: "Reducing Memory Access Latency with Asymmetric DRAM Bank Organizations Reduzindo a Latência do Acesso à Memória com Organizações de Bancos DRAM Assimétricos."— Transcrição da apresentação:

1 Reducing Memory Access Latency with Asymmetric DRAM Bank Organizations Reduzindo a Latência do Acesso à Memória com Organizações de Bancos DRAM Assimétricos Young Hoon Son, Seongil O, Yuhwan Ro, Jae W. Lee, Jung Ho Ahn Apresentação: Michele Weber e Luiz Fernando Nakamoto

2 Objetivo principal _______________ Mostrar e provar como reduzir a latência de acesso à memória utilizando organizações de bancos DRAM assimétricos Foi criado uma organização de banco chamada de CHARM que possui uma alta taxa de acerto em relação ao acesso randômico. Foi comprovado que CHARM aumenta a quantidade de intruções por ciclo em 21% e diminui o consumo de energia em até 32%.

3 Roteiro________________________ Introdução DRAM moderno Organização CHARM Testes Conclusão Trabalhos relacionados Análise crítica

4 Introdução _______________________ Contextualização – Problema A latência do acesso à memória DRAM, principalmente o acesso randômico, tem diminuído de uma forma muito devagar, impactando em muitas aplicações utilizadas.

5 Introdução _______________________ Solução A ideia geral do texto é construir uma nova organização de banco DRAM utilizando o CHARM (center high-aspect-ratio mats) para reduzir a latência de acesso à memória.

6 DRAM Moderno ___________________ Organização/Estrutura

7 DRAM Moderno ___________________ DRAM tem adotado múltiplos bancos de arquitetura para melhorar a sequência e o acesso randômico de banda larga. A capacidade e banda larga tem aumentado rapidamente por anos, mas a latência, especificamente o tempo do ciclo do clock, tem melhorado pouco. Todos os parâmetros de tempo de uma DRAM afetarão quanto tempo ele leva para o controle de memória processar uma requisição que acabou de chegar.

8 Organizações de Bancos DRAM Assimétricos Como foi desenvolvido Foi analisado o tempo de acesso da DRAM e tempo de ciclos para identificar quais estruturas reorganizar. Diminuíram o tempo do ciclo aumentando a chance de acerto das sub-matrizes e melhorando o tempo de acesso ao DRAM. Foi adicionado o CHARM,que é uma solução prática para diminuir o problema da DRAM com o minimo de área elevada, o que explica a não uniformidade de acesso à memória. Mostrado que o IPC e o EDP(energy efficiency) foi melhorado

9 Organizações de Bancos DRAM Assimétricos Funcionamento - Sub-matrizes de baixa latência com HAR Concentração em reduzir o tempo de load e store com sub-matrizes. Existem 2 tipos principais de problemas quando estamos diminuindo ou aumentando o número de linhas de palavra por sub-matrizes.

10 Organizações de Bancos DRAM Assimétricos Funcionamento - Bancos com acesso não uniforme Para diminuir o tempo de acesso, foi mudado a localização dos decodificadores de colunas para o centro da “tira” e criando um único bloco, e não um par de blocos, que toma conta da transferência.

11 Organizações de Bancos DRAM Assimétricos CHARM Combina-se então, essas duas ideias de aumentar a taxa de precisao e introduzir uma nao uniformidade no acesso ao banco.

12 Testes ________________________ Como foram feitos Modelaram sistemas de um chip-multiprocessador com múltiplos canais de memória, para avaliar o nível do impacto do sistema de uma DRAM com CHARM e acesso assimétrico, em relação ao seu desempenho e energia. Esses modelos são CHARM [x2,/2], CHARM [x2,/4], CHARM [x4,/2] e CHARM [x4,/4]. Foi modificado a forma de acesso a memória para dar a mesma prioridade para as requisições, tanto para a do tipo CHARM, como para as que contém as sub-matrizes modernas.

13 Testes ________________________ Foram utilizados os benchmarks SPEC CPU2006, SPLASH-2 e PARSEC para a análise da eficiência do CHARM. Foram realizados testes para diversas formas de aplicações para verificar se realmente tal organização melhorava o desempenho do processador ao diminuir o número de ciclos.

14

15 Testes - Impactos ___________________ Aplicações simples : Foram realizados 4 testes em relação a diferentes DRAM(comuns) e ao ultilizar o CHARM obteve-se como resultado um melhoramento em 8% do CPI Programas multiplos : CHARM [x2./2] tem um melhoramento de aproximadamente 7%(CPI) e o CHARM[×4,/4] tem um melhoramento de aproximadamente 12%(CPI) em relação aos DRAM comuns. Multiplas aplicações: Utilizando a organização CHARM tivemos um melhoramento em CPI de aproximadamente 13%, nos testes realizados.

16 Conclusão ______________________ Diminuiu a latência O consumo de energia ficou menor O preço pode ser mais elevado

17 Trabalhos relacionados _______________ High-Performance DRAM Bank Structures DRAM-Side Caching 3D Die Stacking DRAM Module-Level Solutions

18 Análise crítica________________________ Não estava sendo dada muita importância para a latência pelos outros pesquisadores e desenvolvedores. O artigo estava muito bem escrito e detalhado

19 Dúvidas?