ARQUITETURA AULA 3 Prof. Luiz Ricardo Lima 2º sem de 2016.

Apresentação em tema: "ARQUITETURA AULA 3 Prof. Luiz Ricardo Lima 2º sem de 2016."— Transcrição da apresentação:

1 ARQUITETURA AULA 3 Prof. Luiz Ricardo Lima 2º sem de 2016

2 REVISÃO DA ÚLTIMA AULA Instruções são sequências de ações que devem ser seguidas, eventualmente sendo necessária a tomada de decisões. Lógica é um conjunto de princípios e métodos que dão base a raciocínios coerentes. Algoritmo é a organização das instruções, colocadas com um controle de fluxo e eventuais tomadas de decisões Fluxograma é a representação do algoritmo, podendo ser gráfica, textual, entre outras.

3 DEFINIÇÃO RISC, é a tecnologia utilizada pelo PIC. Reduced Instruction Set Computer, diminui o número de instruções, por causa da sua arquitetura. CISC, é a tecnologia utilizada por outros microcontroladores, em que o número de instruções chega a ser maior que 100, enquanto que, no PIC, existem apenas 35 instruções.

4 DEFINIÇÃO Características do PIC: -Arquitetura Harvard -Instruções Long e Single Word -Instruções Single Cycle -Instruções Pipelining -Conjunto reduzido de instruções -Arquitetura de registradores de arquivo -Instruções ortogonais (simétricas)

5 ARQUITETURA DO μC

6 DEFINIÇÃO Arquitetura Harvard -Memória de programa e de dados são separadas. -Aumento na largura de banda (band-width) do barramento (12, 14, 16 bits), comparados com a convencional von-Neumann (8 bits).

7 DEFINIÇÃO Instruções Long Word: Barramento de instruções sejam mais largos (mais bits) que o barramento de dados. Isso é possível por causa da arquitetura do μC. Instruções Single Word: Opcodes, possuem 14 bits de largura, tornando mais eficiente o uso da memória.

8 DEFINIÇÃO Instruções Pipeline: Funciona como um conduto de dois estágios, que sobrepõe a busca e execução das instruções. A busca leva 1Tcy e a execução mais 1Tcy, mas, pelo pipeline, é como se fosse 1Tcy. Instruções Single Cycle: Com o barramento de memória do programa de 14 bits, a instrução completa é baseada em um único Tcy, já que com esse tamanho, é possível carregar toda a informação necessária. Pode haver atraso caso seja usada alguma instrução que mude o PC.

9 DEFINIÇÃO Arquitetura de Registradores de arquivos: A memória de registradores podem ser endereçados diretamente ou indiretamente. Os registradores estão localizados na memória RAM. Instruções Ortogonais (simétricas): é a possibilidade de carregar qualquer operação em qualquer registrador usando qualquer modo de endereçamento, implicando num conjunto reduzido de instruções. A única exceção é o SLEEP e CLRWDT.

10 DEFINIÇÃO Esquema de Clock e ciclo de instruções A entrada do clock (OSC1) é internamente divido por quatro, e nomeado Q1-Q4. O PC é incrementado em todo Q1, quando a instrução é buscada, e a próxima instrução é armazenada em Q4, sendo executada no próximo Q1.

11 ESQUEMA DE CLOCK Ciclo de máquina = 4/frequência do μC Ex: Se f = 4MHz, então Tcy = 4/4MHz = 1μs

12 DEFINIÇÃO Fluxo/Pipelining de instruções: Um “ciclo de instrução” consiste de quatro ciclos Q. A busca leva um ciclo de instrução, enquanto decodificar e executar leva outro ciclo. Se uma instrução mudar o PC (ex: GOTO) então um ciclo extra é necessário pra completar a instrução.

13 DEFINIÇÃO Fluxo/Pipelining de instruções: A instrução de busca começa quando PC é incrementado em Q1. Essa instrução é segurada em IR no ciclo Q1. Ela é decodificada e executada durante os ciclos Q2, Q3 e Q4. A memória RAM é lida em Q2 (ler operando) e escrita em Q4 (escrita destino).

14 EXEMPLO