A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Angelo Brito, Camila Nunes, Marcelo Albuquerque, Maria Cireno, Maryane Brasilino, Rafael Barbosa, Rafael Lima, Raphael Almeida Universidade Federal de.

Apresentações semelhantes


Apresentação em tema: "Angelo Brito, Camila Nunes, Marcelo Albuquerque, Maria Cireno, Maryane Brasilino, Rafael Barbosa, Rafael Lima, Raphael Almeida Universidade Federal de."— Transcrição da apresentação:

1 Angelo Brito, Camila Nunes, Marcelo Albuquerque, Maria Cireno, Maryane Brasilino, Rafael Barbosa, Rafael Lima, Raphael Almeida Universidade Federal de Pernambuco Brazil-IP Program

2 Roteiro Introdução/Motivação ipPROCESS Arquitetura do DMA Controller Arquitetura do McBSP Plataforma Unificada Problemas e Soluções Resultados Trabalhos Futuros

3 Introdução Projeto desenvolvido pelo Brazil-IP (UFPE). Brazil IP é um esforço colaborativo de Universidades Brasileiras para formação e treinamento de projetistas de Circuito Integrado. Utliza metodologias próprias ou adapta metodologias com sucesso em software para hardware. BRAZIL-IP

4 Introdução IP – Intellectual Property Implementação de um projeto em hardware em uma linguagem específica para esse objetivo (Verilog, VHDL, …); O ideal é ser reusável e se adaptar a vários dispositivos de hardware. O processo de desenvolvimento do IP Core é dividido em etapas baseado no ipPROCESS

5 Motivação Com o desenvolvimento de tais projetos, o Brasil se torna capaz de desenvolver novas tecnologias de Circuito Integrado, tanto por formar mão de obra qualificada, quanto através de um banco de módulos desenvolvidos em território brasileiro e, consequentemente, mais acessíveis.

6 Baseaso na metodologia do ipPROCESS – Rigoroso processo de engenharia – Metodologias de Engenharia de Software + Padrões de desenvolvimento de IP-Cores – Define a tarefa de projetar um IP-core como um conjunto de atividades – Já utilizado no desenvimento de outros IP-Cores ipPROCESS

7 ipPROCESS Concepção e Arquitetura – Elicitação de requisitos – Especificação de Casos de Uso – Análise – Definição da Arquitetura

8 Projeto – Implementação do testbench – Módulos de Verificação – Módulos RTL ipPROCESS

9 Verificação – Verificação de RTL – Geração de entradas iguais para o modelo funcional e para o modelo RTL ipPROCESS

10 Prototipação em FPGA ipPROCESS

11 Ambiente DMA Controller DMA Dispositivos Processador - DSP Program Acess/ Cache Controlle r Internal Program Memory Internal Data Memory HPI Data Acess Controller

12 Arquitetura do DMA Controller BR RPL GEE SP RPE CE CI GEL CT CL Avalon

13 Arquitetura do DMA Controller Dividido em módulos menores devido a sua complexidade Cada módulo implementado em diferentes níveis de abstração(Funcional e RTL)

14 Arquitetura do McBSP

15 McBSP (Multichannel Buffered Serial Port) – Porta Serial de alta velocidade bufferizada; – Funciona associada a DSPs da família C6000; – Padrão da Texas Intruments; – Aplicação em Processamento Digital de Sinais: Áudio, Vídeo, Processamento de voz, etc. Exemplo de áudio: McBSP RTL McBSP RTL

16 Plataforma Unificada A comunicação dos módulos da plataforma é feita através de um barramento AVALON:

17 Plataforma Unificada O objtetivo do projeto é ao unificar os módulos, possibilitar a transmissão e recepção de dados seriais em alta velocidade sem a intervenção da CPU. Uma possibilidade de aplicação é fazer um Karaokê, onde a Porta Serial (McBSP) faz as transferências seriais bit a bit, lendo do microfone e escrevendo na interface de som, enquanto o DMA lê e na memória e lê e escreve na Porta Serial para realizar as transferências de dados.

18 Resultados TRANSMISSÃO RECEPÇÃO

19 Resultados Resultados do McBSP Elementos lógicos Portas lógicas (gates) Área da FPGA ocupada14% Número de linhas do RTL10181 linhas Módulos8

20 Resultados Resultados do DMA Módulos de Referência11 Estruturas de Verificação11 Módulos RTL7 Módulos Validados5

21 Resultados Implementações em diferentes níveis de abstração: – Nível Funcional – Nível RTL Implementação do Modelo de Referência antes do Modelo RTL: – Domínio das funcionalidades:

22 Problemas e Soluções A inexperiência dos integrantes iniciais do projeto ao fazer o testbench

23 Trabalhos Futuros Objetivo: Atingir o memso nível de excelência dos projetos passados 8051 MP4 Robô Jubinha Se enxerguei mais longe, foi porque me apoiei sobre os ombros de gigantes. Isaac Newton

24 Trabalhos Futuros

25 Dúvidas

26 OBRIGADO!


Carregar ppt "Angelo Brito, Camila Nunes, Marcelo Albuquerque, Maria Cireno, Maryane Brasilino, Rafael Barbosa, Rafael Lima, Raphael Almeida Universidade Federal de."

Apresentações semelhantes


Anúncios Google