Disciplina: Transmissão Digital II Curso: Engenharia de Telecomunicações Prof. Adonis Pedro Aula - 2.

Apresentação em tema: "Disciplina: Transmissão Digital II Curso: Engenharia de Telecomunicações Prof. Adonis Pedro Aula - 2."— Transcrição da apresentação:

1 Disciplina: Transmissão Digital II Curso: Engenharia de Telecomunicações Prof. Adonis Pedro Aula - 2

2 Agrupando os Canais de 64Kbits/s O processo de agrupamento dos canais em blocos maiores, com taxas de transmissão mais elevadas é chamado de MULTIPLEXAÇÃO. FDM: multiplexação por divisão em freqüência, na qual os sinais são modulados e distribuídos ao longo do espectro de freqüências. CDM: multiplexação por divisão em códigos, em que os sinais são separados por técnicas de codificação, mas misturados em tempo e freqüência; TDM: multiplexação por divisão em tempo, que aloca janelas de tempo para os sinais previamente amostrados

3 TDM => MULTIPLEXAÇÃO POR DIVISÃO NO TEMPO A multiplexação provoca uma multiplicação na taxa de transmissão. O conjunto de janelas associadas a canais distintos, de acordo com um padrão prefixado e repetindo-se a um período T, denomina-se QUADRO. Um conjunto de quadros, contendo a informação completa, incluindo sinalização e alarmes, denomina-se MULTIQUADRO. A sinalização é necessária para o estabelecimento e a manutenção da ligação telefônica. Os bits de alarme são necessários para indicar anormalidades do sistema.

4 Pode-se realizar multiplexação no tempo de sinais previamente multiplexados. As entradas do multiplexador são denominadas TRIBUTÁRIOS. Tributário = afluente de rios...

5

6

7 HIERARQUIA DE TDMs O CCITT (hoje ITU-T) padronizou os TDMs em 5 categorias, da primeira a quinta ordem. Atualmente convivem 3 hierarquias diferentes: Americana, Européia e Japonesa.

8 Qual primeiro grande problema pode ser detectado ?

9 140 Mbits 34 Mbits 8 Mbits 34 Mbits 8 Mbits 2 Mbits 140 Mbits 34 Mbits 8 Mbits 1X4 4X1 1X44X1 Cliente 2 Mbits DEMUXMUX

10 Cada passo da multiplexação utiliza um equipamento multiplex específico, com posições rígidas para cada tributário (canal). Para extrair tributários de menor hierarquia torna-se necessário demultiplexar os canais de hierarquia até essa hierarquia. A figura a seguir ilustra esse processo, usando como exemplo o padrão PDH adotado no Brasil.

11

12 f relógio de leitura > f relógio de escrita O ajuste é feito nos 4 tributários para se sincronizarem Na recepção os 4 tributários voltam ao sinal de original

13 Nos sistemas multiplex digitais de segunda ordem, seguindo a hierarquia de 2048kbps, os sinais tributários que irão formar um sinal composto a 8448kbps são ditos plesiócronos. Para se efetuar a formação do sinal composto é preciso primeiramente fazer com que estes sinais plesiócronos tornem-se síncronos. O metodo utilizado é chamado Justificação Positiva. Este provesso consiste em fazer a inserção de informações redun- dantes em intervalos de tempo reservados para tal, nos quatro si- nais tributários de entrada. Após este proesso de sincronização, os sinais tributários são multiplexados em um sinal composto a 8448kbps. No caso do multiplex de 2ª ordem, para a sincronização dos sinais de cada tributário de entrada (plesiócrono), é realizada a armaze- nagem dos sinais de cada tributário em uma “memória elástica”. A escrita nesta memória é sequencial e comandada pelo relógio de 2048kHz. A leitura desta memória (sequencial) é realizada utilizando-se um relógio interno de 2112kHz.

14 Como o relógio de leitura tem frequência maior que o relógio de escrita, em determinado momento haveria uma sobreposição de dois bits e, consequentemente, um erro de leitura. Para evitar tal erro, as fases do relógio de escrita e do relógio de leitura são comparadas entre si, e na iminência de um erro de leitura, o comparador de fases comanda a inserção de um espaço vazio no relógio de leitura, o que significa paralisar a operação de leitura da memória elástica. Esse espaço vazio no relógio de leitura impe- de a antecipação do relógio de leitura sobre o de escrita, evitando, assim erros de leitura da “memória elástica”. Tal operação é deno- minada Operação de Justificação. A estrutura do quadro de 8448kbps (com quatro possibilidades de bits de enchimento, ou seja, um por tributário). Os bits C normalmente são 0. Quando o tributário exige stuffing, esses bits passam a ser 1 no quadro que contém o bit de stuffing, e na posição reservada para ele (S), o mux insere esse bit extra.

15 Se C1i, C2i, C3i = 1, Há justificação no tributário i Bit S não contém informação Se C1i, C2i, C3i = 0, Não há justificação no tributário i Bit S contém informação

16

17

18

19

20 Exercícios: 1)Partindo-se de tributários E1s, quantos passos de multiplexação são necessários para formação de circuito a 140Mbpbs 2)Quantos quadros a 140Mbps são necessários para acomodar todos os bits de 1 quadro de 2Mbps

21 3)Calcule a quantidade total de bits transportados nos quadros de 8M, 34M e 140M 4)Qual o percentual de capacidade que não é carga útil nos tribu- tários de 8M, 34M e 140M, considerando o sistema sem justifica- ção ?

22 5)Uma empresa solicita um projeto para interligar duas centrais telefônicas. A demanda atual é de 50E1s, e o índice de cresci- mento é de 30% ao ano. Defina os sistemas de transmissão necessários, em termos de hierarquia PDH, para atender a rede por 3 anos.