Flip-Flops e Dispositivos Correlatos

Apresentação em tema: "Flip-Flops e Dispositivos Correlatos"— Transcrição da apresentação:

1 Flip-Flops e Dispositivos Correlatos
Capítulo 5 Flip-Flops e Dispositivos Correlatos

2 Conteúdo Programático
Capítulo 5 – Flip-Flops e Dispositivos Correlatos Circuitos Seqüenciais. Latches. Tipos de Flip-flops. Métodos de gatilhamento. Aplicações de flip-flops.

3 Diagrama geral de um sistema digital
Introdução Diagrama geral de um sistema digital

4 Introdução O elemento de memória mais importante é o flip-flop.
Símbolo de um flip-flop genérico e definição dos dois estados de saída possíveis.

5 Introdução Neste capítulo estudaremos dispositivos lógicos com dois estados estáveis, o estado SET e o estado RESET. Por isto, tais dispositivos são denominados dispositivos biestáveis. Uma vez que estes dispositivos são capazes de reter indefinidamente o seu estado (SET ou RESET), eles são usados como elementos de armazenamento de informação. Informalmente, dispositivos biestáveis “memorizam” o seu estado.

6 Flip-Flop e Latch Estudaremos dois tipos de dispositivos biestáveis: o latch e o flip-flop. A diferença entre um latch e um flip-flop é a maneira como ocorre a troca de estado: Um flip-flop muda seu estado por ação de um pulso de disparo, denominado de clock. Por este motivo, um flip-flop é caracterizado como um dispositivo biestável síncrono, porque somente muda de estado em sincronismo com a ocorrência do pulso de clock. Um latch , por sua vez, é caracterizado como um dispositivo biestável assíncrono, porque muda de estado sem necessidade de sincronismo com um trem de pulsos de controle (pulsos de clock).

7 Latch SR (Com portas NAND)
Diagrama lógico de um latch S-R implementado com portas NAND. O latch possui duas entradas , (SET e CLEAR ou RESET ) e duas saídas (Q e Q). O valor lógico das saídas Q e Q definem o estado (SET ou CLEAR) do latch. (a) Latch NAND e (b) tabela da verdade.

8 Latch SR (Com portas NAND)
Representação equivalente para o Latch NAND e tabela da verdade.

9

10 Exemplo 2: O fenômeno conhecido como trepidação de contato (“contact bounce”) torna praticamente impossível obter uma transição de tensão “limpa” com uma chave mecânica. As múltiplas transições no sinal de saída geralmente não duram mais do que alguns poucos milissegundos, mas podem ser inaceitáveis em algumas aplicações.

11 Para evitar que a trepidação de contato afete a saída pode-se usar um latch NAND.

12 Latch SR (Com portas NOR)
Duas portas NOR interligadas de modo cruzado podem ser usadas como um latch com portas NOR. A configuração é semelhante ao latch com portas NAND, exceto que as saídas Q e estão em posições trocadas. (a) Latch NOR, (b) tabela da verdade e (c ) símbolo simplificado.

13

14 Sinais de Relógio (Clock)
Os sistemas digitais podem operar no modo síncrono ou no modo assíncrono. Nos sistemas assíncronos as saídas dos circuitos lógicos podem mudar de estado a qualquer momento em que uma ou mais variáveis de entrada mudem de estado. Nos sistemas síncronos, os instantes das mudanças de estado de qualquer uma das variáveis de saída são determinados por um sinal externo, comumente denominado de relógio (clock). Sinais de Relógio – trem de pulsos retangulares ou uma onda quadrada.

15 Convenções Utilizadas para Flip-Flops
As entradas de controle não têm efeito algum sobre Q até que ocorra uma transição de disparo na entrada CLK.

16 Parâmetros de Temporização
Tempo de Setup (preparação) Tempo de Hold (manutenção) Tempo de Setup (tS) – é o intervalo de tempo que precede imediatamente uma transição ativa do sinal do relógio (CLK), durante o qual cada entrada de controle deve permanecer em um nível estável (ts é da ordem de 5 a 50 ns). Tempo de Hold (tH) – é o intervalo de tempo que ocorre imediatamente após uma transição de disparo do sinal do relógio (CLK), durante o qual as entradas síncronas de controle devem ser mantidas em um nível estável (tH é da ordem de 0 a 10 ns).

17 Parâmetros de Temporização
Para garantir que um flip-flop responda de modo correto quando ocorrer uma transição de disparo do relógio, as entradas de controle devem ser estáveis, isto é, não devem mudar de estado, pelo menos durante um intervalo de tempo igual a tSmin antes da transição do sinal do relógio, e pelo menos por um intervalo de tempo igual a tHmin depois da transição do sinal do relógio.

18 Flip-Flop SC (b) (a) Versão simplificada do circuito interno de um flip-flop SC. Tabela da verdade.

19 Circuito Detectores de Transição
Implementação de circuitos detectores de transição usados em flip-flops : (a) Transição positiva; (b) Transição negativa. A duração do pulso de CLK* é geralmente de 2 a 5 nanossegundos.

20 Flip-Flop SC (a) Flip-flop SC que responde somente às transições positivas dos pulsos do relógio; (b) Tabela da verdade; (c) Formas de onda típicas.

21 Flip-Flop SC Fip-flop SC que é disparado apenas nas transições negativas do sinal de relógio.

22 Flip-Flop JK (a) Fip-flop JK (b) Tabela da verdade

23 Flip-Flop JK (a) Flip-flop JK que responde somente às transições positivas dos pulsos do relógio; (b) Formas de onda típicas.

24 Flip-Flop JK Fip-flop JK que é disparado apenas nas transições negativas do sinal de relógio.

25 Flip-Flop D Operação: A saída do flip-flop D (inicial de “Dados”) irá para o mesmo estado presente na entrada D quando ocorrer uma transição na entrada CLK. (a) (b) Versão simplificada do circuito interno de um flip-flop D. Símbolo lógico e tabela da verdade de um flip-flop D que dispara nas transições positivas.

26 Flip-Flop D Símbolo lógico e tabela da verdade de um flip-flop D que dispara nas transições positivas. Formas de onda.

27 Entradas Assíncronas Nos flip-flops estudados, S-C, J-K e D são chamadas de entradas de controle, ou entradas síncronas, porque seus efeitos sobre a saída são sincronizados com a entrada de clock. Entradas Assíncronas: As entradas assíncronas operam independentemente das entradas de clock. São usadas para colocar o flip-flop no estado “0” ou “1”, em qualquer instante, independente das condições das outras entradas. São também chamadas de entradas de sobreposição.

28 Flip-Flop JK com PRESET e CLEAR

29 Exemplo: Na figura abaixo é mostrado o diagrama de um flip-flop JK disparado com transições negativas do sinal de clock e que possui entradas assíncronas ativas em BAIXO. As entradas J e K estão conectadas em ALTO neste exemplo. Determine a saída Q em função dos sinais de entrada mostrados na figura. Suponha que Q está inicialmente em ALTO.

30 Aplicações de Flip-Flops
Sincronização usando Flip-Flops: O sinal assíncrono A pode produzir pulsos parciais em X.

31 Aplicações de Flip-Flops
Sincronização usando Flip-Flops: Um flip-flop D disparado por transição negativa é usado para sincronizar a habilitação da porta AND com a descida do clock.

32 Aplicações de Flip-Flops
Detecção de uma Sequência de Entrada: Um flip-flop JK é usado para responder a uma determinada sequência de entrada.

33 Aplicações de Flip-Flops
Armazenamento e Transferência de Dados: As figuras abaixo mostram a operação de tranferência síncrona de dados com diversos tipos de flip-flops.

34 Aplicações de Flip-Flops
Transferência de Dados Assíncrona:

35 Transferência Paralela de Dados:
Aplicações de Flip-Flops Transferência Paralela de Dados: Transferência paralela do conteúdo do registrador X para o registrador Y.

36 Transferência de dados em paralelo com flip-flops D:
Aplicações de Flip-Flops Transferência de dados em paralelo com flip-flops D: Transferência paralela de dados binários, onde os bits X, Y e Z são transferidos simultaneamente na descida do pulso CLK.

37 Transferência Serial de dados: Registradores de Deslocamento
Aplicações de Flip-Flops Transferência Serial de dados: Registradores de Deslocamento Registrador de deslocamento de quatro bits.