A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Eletrônica Digital prof. Victory Fernandes prof. Victory Fernandes

Apresentações semelhantes


Apresentação em tema: "Eletrônica Digital prof. Victory Fernandes prof. Victory Fernandes"— Transcrição da apresentação:

1 Eletrônica Digital prof. Victory Fernandes prof. Victory Fernandes

2 Circuitos combinacionais Em qualquer instante de tempo, níveis lógicos das saídas depende apenas dos níveis lógicos das entradas Condições de entrada anteriores não tem efeito sobre as saídas atuais Circuitos não tem memória

3 Flip-Flops Elemento de memória Implementado a partir de portas lógicas Também conhecidos como FFs, latch e multivibrador biestável

4 Flip-Flops Entradas de controle Nome depende do tipo de flip-flop em questão Saídas Q e Q Q é a saída normal do FF e Q a saída invertida Q representa o estado do FF Tipo SR Tipo JK Tipo D

5 Flip-Flop SR SET/RESET(CLEAR) Q = 1 setar o flip-flop Q = 0 resetar o flip-flop

6 Flip-Flop SR Latch com NAND Latch com NOR Entradas em repouso, então uma delas é pulsada sempre que se deseja alterar as saídas

7 NAND

8 Latch com NAND

9 Entradas em repouso (nível ALTO), então uma delas é pulsada (nível BAIXO) sempre que se deseja alterar as saídas Existem dois estados de saída igualmente prováveis quando SET=RESET=1

10 Latch com NAND Quando energizado não é possível prever o estado inicial da saída do FF se as entradas SET=RESET=1 Existem chances iguais de o estado inicial da saída ser Q=0 ou Q=1 Dependência de fatores como atrasos internos de propagação, capacitâncias parasitas e carga externa

11 Latch com NAND Se Q=0 então NAND2 dá saída Q=1 e consequentemente NAND1 dá saída Q=0

12 Latch com NAND Se Q=1 então NAND2 dá saída Q=0 e consequentemente NAND1 dá saída Q=1

13 Latch com NAND Se um latch tiver de iniciar em um estado particular para garantir a operação adequada de um circuito, ele não deve ser iniciado com SET=RESET=1, ou seja, terá de ser colocado no estado desejado Aplicar pulso apropriado na entrada SET ou RESET no início da operação do circuito

14 Setando o Latch Análise quando Q=0 ao energizar Quando SET=0 no instante t 0, saída altera para Q=1 Quando retornamos SET=1 no instante t 1, valor da saída permace Q=1

15 Setando o Latch Análise quando Q=1 ao energizar Quando SET=0 no instante t 0 saída permanece Q=1 Quando retornamos SET=1 no instante t 1, valor da saída permace Q=1

16 Setando o Latch Nos dois casos anteriores a saída assume valor Q=1 quando entrada SET é pulsada

17 Resetando Latch Análise quando Q=0 ao energizar Quando RESET=0 no instante t 0, valor da saída permanece Q=0 Quando retornamos RESET=1 no instante t 1, valor da saída permace Q=0

18 Resetando Latch Análise quando Q=1 ao energizar Quando RESET=0 no instante t 0, valor da saída altera para Q=0 Quando retornamos RESET=1 no instante t 1, valor da saída permace Q=0

19 Resetando o Latch Nos dois casos anteriores a saída assume valor Q=0 quando entrada RESET é pulsada

20 Latch com NAND Resumo SET=RESET=1 Estado normal de repouso Não tem nenhum efeito na saída Saída Q permace a mesma da condição anterior SET=0; RESET=1 (Setar o latch) Saída Q=1 Saída permance Q=1 mesmo se SET=1 SET=1; RESET=0 Saída Q=0 Saída permance Q=0 mesmo se RESET=1

21 Latch com NAND Resumo SET=RESET=0 Tenta a mesmo tempo setar e resetar o latch Produz Q=Q=1 Se as entradas retornarem ao 1 simultaneamente o resultado é imprevisível Condição inválida

22 Latch com NAND Resumo SETRESETSaída 00Inválida* 01Q=1 10Q=0 11Não muda * Produz Q=Q=1

23 Representação Alternativas

24 NOR

25 Latch com NOR

26 Latch com NOR Resumo SETRESETSaída 00Não muda 01Q=0 10Q=1 11Inválida* * Produz Q=Q=0

27 Latch com NOR Entradas em repouso (nível BAIXO), então uma delas é pulsada (nível ALTO) sempre que se deseja alterar as saídas Existem dois estados de saída igualmente prováveis quando SET=RESET=0

28 Latch com NOR Quando energizado não é possível prever o estado inicial da saída do FF se as entradas SET=RESET=0 Existem chances iguais de o estado inicial da saída ser Q=0 ou Q=1 Dependência de fatores como atrasos internos de propagação, capacitâncias parasitas e carga externa

29 Latch com NOR Se Q=0 então NOR2 dá saída Q=1 e consequentemente NOR1 dá saída Q=0 Se Q=1 então NOR2 dá saída Q=0 e consequentemente NOR1 dá saída Q=1

30 Latch com NOR Se um latch tiver de iniciar em um estado particular para garantir a operação adequada de um circuito, ele não deve ser iniciado com SET=RESET=0, ou seja, terá de ser colocado no estado desejado Aplicar pulso apropriado na entrada SET ou RESET no início da operação do circuito

31 Latch com NOR Resumo SET=RESET=0 Estado normal de repouso Não tem nenhum efeito na saída Saída Q permace a mesma da condição anterior SET=1; RESET=0 (Setar o latch) Saída Q=1 Saída permance Q=1 mesmo se SET=0 SET=0; RESET=1 Saída Q=0 Saída permance Q=0 mesmo se RESET=1

32 Latch com NOR Resumo SET=RESET=1 Tenta a mesmo tempo setar e resetar o latch Produz Q=Q=0 Se as entradas retornarem ao 0 simultaneamente o resultado é imprevisível Condição inválida

33 Exemplo de aplicação

34

35

36

37 Pulsos Digitais Borda de subida t r – Rise Time Borda de descida t f – Fall Time Tempo que a tensão leva para variar entre 10% e 90% do nível ALTO Duração, Largura do pulso t w – Width Time Tempo entre os pontos em que as bordas estão a 50% do nível alto

38 Pulsos Digitais

39 Sinal de Clock Sistemas assíncronos Sistemas síncronos

40 Sinal de Clock Sistemas assíncronos Saída pode mudar de estado a qualquer momento em que uma ou mais entradas mudarem de estado Projeto e análise de defeitos são mais complicados

41 Sinal de Clock Sistemas síncronos O momento exato em que uma saída qualquer muda de estado é determinado pelo sinal de clock Sinal de clock é um trem de pulsos retangulares (onda quadrada) Sinal de clock é distribuido para todo o sistema (sistema trabalha de forma sincronizada)

42 Sistemas síncronos Velocidade da operação depende da frequência do clock (1Hz=1ciclo/segundo) É possível sincronizar eventos usando flip- flops com clock Projetados para só mudar de estado em uma das transições o sinal de clock

43 Flip-flop com Clock Entradas de controle síncronas Determina O QUE acontece com as saídas Entrada de clock é denominada CLK, CK ou CP Determina QUANDO as saídas serão alteradas

44 Flip-flop com Clock Entrada de clock é disparada por borda de subida ou descida

45 Flip-flop SR com Clock Resumo * Produz Q=Q=0

46 Flip-flop SR com Clock Resumo

47 * Produz Q=Q=1

48 Flip-flop disparado por borda Circuito Interno Circuito interno dividido em 3 partes Latch NAND ou NOR Circuito direcionador de pulsos Circuito detector de borda

49 Flip-flop disparado por borda

50 Detector de borda Leva em consideração atraso de resposta das portas lógicas (nanosegundos) de forma a produzir um pulso estreito (spike) durante as bordas As saída Q é afetada por um curto período de tempo após a ocorrência da borda ativa

51 Detector de borda

52 Parâmetros de Temporização Devem ser observados para que o FF com clock responda forma confiável às entradas de controle quando ocorrer uma transição ativa da entrada CLK Tempo de Setup (t s ) (preparação) Tempo de Hold (t h ) (manutenção)

53 Parâmetros de Temporização

54 Tempo de Setup (t s ) (preparação) Intervalo de tempo que precede imediatamente a transição ativa do sinal de clock durante o qual a entrada de controle deve ser mantida Tempo de Hold (t h ) (manutenção) Intervalo de tempo que segue imediatamente após a transição ativa do sinal de clock durante o qual a entrada de controle deve ser mantida Fabricantes determinam este valor e se não respeitado o FF pode responder de forma não confiável

55 Parâmetros de Temporização Para garantir que o FF funcione corretamente quando ocorrer uma transição ativa do clock Entradas de controle não devem mudar de estado por pelo menos 1 intervalo de tempo t s(min) antes da transição de clock Entradas de controle não devem mudar de estado por pelo menos 1 intervalo de tempo t h(min) após a transição de clock

56 Parâmetros de Temporização Tempo de Setup (t s ) (preparação) Valores mínimos na ordem de 5 a 50ns Tempo de Hold (t h ) (manutenção) Valores mínimos na ordem de 0 a 10ns Tempos medidos entres os instantes em que as transições estão em 50%

57 SN54279 QUADRUPLE S-R LATCHES

58

59 Sumô básico

60 Sumô completo

61 Dúvidas? Victory Fernandes Site:

62 Referências Básicas Sistemas digitais: fundamentos e aplicações - 9. ed. / Livros - FLOYD, Thomas L. Porto Alegre: Bookman, p. ISBN (enc.) Sistemas digitais : princípios e aplicações - 10 ed. / Livros - TOCCI, Ronald J.; WIDMER, Neal S.; MOSS, Gregory L. São Paulo: Pearson Prentice Hall, p. ISBN (broch.) Elementos de eletrônica digital ed / Livros - CAPUANO, Francisco Gabriel; IDOETA, Ivan V. (Ivan Valeije). São Paulo: Érica, p. ISBN (broch.)

63 REFERÊNCIAS COMPLEMENTARES: Eletronica digital: curso prático e exercícios / Livros - MENDONÇA, Alexandre; ZELENOVSKY, Ricardo. Rio de Janeiro: MZ, c2004. (569 p.) Introdução aos sistemas digitais / Livros - ERCEGOVAC, Milos D.; LANG, Tomas; MORENO, Jaime H. Porto Alegre, RS: Bookman, p. ISBN Verilog HDL: Digital design and modeling / Livros - CAVANAGH, Joseph. Flórida: CRC Press, p. ISBN (enc.) Advanced digital design with the verlog HDL / Livros - CILETTI, Michael D. New Jersey: Prentice - Hall, p. ISBN (enc.) Eletronica digital / Livros - Acervo SZAJNBERG, Mordka. Rio de Janeiro: Livros Técnicos e Científicos, p. Eletronica digital : principios e aplicações / Livros - MALVINO, Albert Paul. São Paulo: McGraw-Hill, c1988. v.1 (355 p.) Eletrônica digital / Livros - Acervo TAUB, Herbert; SCHILLING, Donald. São Paulo: McGraw-Hill, p.


Carregar ppt "Eletrônica Digital prof. Victory Fernandes prof. Victory Fernandes"

Apresentações semelhantes


Anúncios Google