A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

MO401 4.1 2006 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática.

Apresentações semelhantes


Apresentação em tema: "MO401 4.1 2006 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática."— Transcrição da apresentação:

1 MO401 4.1 2006 Prof. Paulo Cesar Centoducatte ducatte@ic.unicamp.br www.ic.unicamp.br/~ducatte MC542 Organização de Computadores Teoria e Prática

2 MO401 4.2 MC542 Circuitos Lógicos Flip-Flops, Registradores, Contadores Fundamentals of Digital Logic with VHDL Design - (Capítulo 7)

3 MO401 4.3 Flip-Flops, Registradores, Contadores Sumário Latch Básico Latch RS Latch D Flip-Flops –D, T e JK Registradores Registradores de Deslocamento Contadores –Assíncronos –Síncronos –Módulo m

4 MO401 4.4 Circuito de Alarme Memory element Alarm Sensor Reset Set OnOff AB Elemento de Memória Simples

5 MO401 4.5 Elemento de Memória com controle AB Output Data Load TG1 TG2

6 MO401 4.6 Latch Básico Elemento de Memória com NOR Reset SetQ Qual a tabela verdade?

7 MO401 4.7 Latch Básico Elemento de Memória com NOR SRQ a Q b 00 01 10 11 0/1 1/0 01 10 00 Q a Q b R S (no change)

8 MO401 4.8 Latch Básico Elemento de Memória com NOR Time 1 0 1 0 1 0 1 0 R S Q a Q b ? ? t 1 t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9 t 10

9 MO401 4.9 Gated SR Latch Q Q R S R S Clk SR xx 00 01 10 Q(t) (no change) 0 1 Clk 0 1 1 1 111 Qt1+ Q(t) (no change) x

10 MO401 4.10 Gated SR Latch S Q Q Clk R R Q Q S 1 0 1 0 1 0 1 0 1 0 Time ? ?

11 MO401 4.11 Gated SR Latch com NAND S R Clk Q Q Qual a tabela verdade?

12 MO401 4.12 Gated D Latch Q S R Clk D (Data) D Q QClk D 0 1 1 x 0 1 0 1 Qt1+ Qt Q

13 MO401 4.13 Gated D Latch t 1 t 2 t 3 t 4 Time Clk D Q

14 MO401 4.14 Efeito do tempo de Propagação t su t h Clk D Q tsu – tempo de setup th – tempo de hold

15 MO401 4.15 Flip-Flop D Mestre-Escravo D Q Q MasterSlave D Clock Q Q D Q Q Q m Q s Clk D Q Q

16 MO401 4.16 Flip-Flop D Mestre-Escravo D Clock Q m QQ s =

17 MO401 4.17 Flip-Flop D Sensível à Borda de Subida D Clock P4 P3 P1 P2 5 6 1 2 3 D Q Q Clock Q Q 4

18 MO401 4.18 Comparação entre sensível a nível e a borda D Clock Q a Q b D Q Q D Q Q D Q Q D Q a Q b Q c Q c Q b Q a Clk Q c

19 MO401 4.19 FF D Mestre-Escravo com Preste e Clear Q Q D Clock Preset Clear D Q Q Preset

20 MO401 4.20 FF D Sensível à Borda com Preste e Clear D Clock Q Q Clear Preset Clear D Q Q

21 MO401 4.21 Reset Síncrono D Clock Q Q Clear D Q Q

22 MO401 4.22 Flip-Flop Tipo T D Q Q Q Q T Clock T Q Q T 0 1 Qt1+ Qt Qt

23 MO401 4.23 Flip-Flop Tipo T Clock T Q

24 MO401 4.24 Flip-Flop Tipo JK D Q Q Q Q J Clock K K 0 1 Qt1+ Qt 0 J 0 0 0 1 1 1 Qt 1 JQ QK

25 MO401 4.25 Registradores Conjunto de elementos de memória (flip-flops) utilizados para armazenar n bits. Utilizam um único sinal de clock

26 MO401 4.26 Shift Register t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 1 0 1 1 1 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 1 1 Q 1 Q 2 Q 3 Q 4 Out= In Apresenta o seuinte comportamento:

27 MO401 4.27 Shift Register D Q Q Clock D Q Q D Q Q D Q Q In Out Q 1 Q 2 Q 3 Q 4

28 MO401 4.28 Shift Register com Carga Paralela

29 MO401 4.29 Shift Register Universal Entrada Serial –Deslocamento a Esquerda –Deslocamento a Direita Carga Paralela Saída Paralela Exercício: Desenhe o Diagrama do Shift Register Universal de 4 bits.

30 MO401 4.30 Contadores Assíncronos Síncronos

31 MO401 4.31 Contadores t 0 t 1 t 2 t 3 t 4 t 5 t 6 t 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Q 2 Q 1 Q 0 clk Contador Binário

32 MO401 4.32 Contador Binário – FF tipo T Clock Q 0 Q 1 Q 2 Count012345670

33 MO401 4.33 Contador Binário – FF tipo T T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2 Contador Binário Assíncrono (up-counter)

34 MO401 4.34 Contador Binário – FF tipo T (down-counter) Clock Q 0 Q 1 Q 2 Count076543210

35 MO401 4.35 Contador Binário – FF tipo T (down-counter) T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2 Contador Binário Assíncrono (down-counter)

36 MO401 4.36 Contadores Síncronos 0 0 1 1 0 1 0 1 0 1 2 3 0 0 1 0 1 0 4 5 6 117 0 0 0 0 1 1 1 1 Clock cycle 008 0 Q 2 Q 1 Q 0 Q 1 changes Q 2

37 MO401 4.37 Contador Binário Síncrono Clock Q 0 Q 1 Q 2 Count01235912140 Q 3 4687101113151

38 MO401 4.38 T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2 T Q Q Q 3 Contador Binário Síncrono

39 MO401 4.39 Contador Binário Síncrono com enable e clear T Q Q Clock T Q Q Enable Clear T Q Q T Q Q

40 MO401 4.40 Contador de 4 bits com FF D Como determinar as funções de exitação de cada FF? 1.Projeto por Inspeção 2.Projeto de Máquina de Estados Finitos (FSM)

41 MO401 4.41 Contador de 4 bits com FF D com carga paralela

42 MO401 4.42 Contador Módulo (exp. Módulo 6) 01234501 Clock Count Q 0 Q 1 Q 2

43 MO401 4.43 Contador Módulo (exp. Módulo 6) Enable Q 0 Q 1 Q 2 D 0 D 1 D 2 Load Clock 1 0 0 0

44 MO401 4.44 Contador Módulo 6 com Reset Assíncrono T Q Q Clock T Q Q T Q Q 1 Q 0 Q 1 Q 2

45 MO401 4.45 Contador Módulo 6 com Reset Assíncrono Clock Q 0 Q 1 Q 2 Count012345012

46 MO401 4.46 Contador BCD de 2 Dígitos

47 MO401 4.47 Contador em Anel D Q Q Clock D Q Q D Q Q Q 0 Q 1 Q n1– Start

48 MO401 4.48 Contador Johnson D Q Q Clock D Q Q D Q Q Q 0 Q 1 Q n1– Reset

49 MO401 4.49 Registradores em um Barramento R1 in Rk in Bus Clock R1 out R2 in R2 out Rk out Control circuit Function R1R2Rk Data Extern

50 MO401 4.50 Registradores em um Barramento

51 MO401 4.51 Registradores em um Barramento implementado com mux Data R1 in Multiplexers R2 in Rk in Bus Clock S j1– S 0 R1R2Rk


Carregar ppt "MO401 4.1 2006 Prof. Paulo Cesar Centoducatte MC542 Organização de Computadores Teoria e Prática."

Apresentações semelhantes


Anúncios Google