Germano Maioli Penello

Apresentação em tema: "Germano Maioli Penello"— Transcrição da apresentação:

1 Germano Maioli Penello
Microeletrônica Germano Maioli Penello Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 09 1

2 Pauta Isadora Thiago Nascimento Oliveira 2 ÁQUILA ROSA FIGUEIREDO
ALLAN DANILO DE LIMA DAVID XIMENES FURTADO HUGO LEONARDO RIOS DE ALMEIDA JEFERSON DA SILVA PESSOA LAIS DA PAIXAO PINTO LEONARDO SOARES FARIA PEDRO DA COSTA DI MARCO VINICIUS DE OLIVEIRA ALVES DA SILVA Isadora Thiago Nascimento Oliveira 2

3 Camadas de metal As camadas de metal em um CI conecta os dispositivos (resistores, capacitores, MOSFETs, ...) entre si. Analisaremos aqui apenas um processo CMOS genérico com apenas duas camadas metálicas que chamaremos de metal1 e metal2. Os metais utilizados em CMOS são alumínio e cobre. Analisaremos neste estudo das camadas de metal a área de solda (bonding pad), capacitâncias associadas às camadas, crosstalk, resistência de folha e eletromigração. 3

4 Parasíticos associados ao metal
Resistência de folha - Resistência de contato - Capacitância

5 Parasíticos associados ao metal
Resistência de folha - Resistência de contato - Capacitância

6 Atraso de propagação intrínseco
Sem considerar os efeitos parasíticos, qual é o tempo de atraso de uma camada de metal em um processo CMOS? Determinar a velocidade de propagação no meio e conferir o tempo de propagação por unidade de comprimento.

7 Atraso de propagação intrínseco
Sem considerar os efeitos parasíticos, qual é o tempo de atraso de uma camada de metal em um processo CMOS? Determinar a velocidade de propagação no meio e conferir o tempo de propagação por unidade de comprimento. Utilizando o SiO2 como dielétrico com constante dielétrica ~4. 6.7 ps/mm < 28 ps/mm  efeitos parasíticos não podem ser desprezados!

8 Capacitância parasítica entre metal2 e metal1
Capacitância parasítica entre quadrados de 10x10 com l=50nm Veja a tabela do slide 36

9 Capacitância parasítica entre metal2 e metal1
No exemplo anterior, qual a variação de tensão no metal1 quando o metal2 varia de 0 a 1V? Capacitância entre o substrato e o metal1 (10x10) (4x10)

10 Capacitância parasítica entre metal2 e metal1
No exemplo anterior, qual a variação de tensão no metal1 quando o metal2 varia de 0 a 1V? Capacitância entre o substrato e o metal1 Qual o circuito que reproduz o problema? Substrato

11 Limite de corrente Um fator que limita a quantidade de corrente que pode passar pelo metal é devido à eletromigração. Sentido da corrente - + Eletromigração – Aumento da resistência devido à corrente. (similar à erosão fluvial.)

12 Limite de corrente Tipicamente no Alumínio, JAL ~ mA/mm
Em geral os metais mais externos são usados para a alimentação do circuito. Metal2 é normalmente duas vezes mais espesso que o metal1, por isso tem uma resistência de folha menor. Metal3 é mais espesso que o metal2 Metal4 é mais espesso que o metal3 …

13 Regras de design para o metal
Usando a regra CMOSedu! E se utilizássemos a regra DEEP? Reveja aula 7.

14 Regra de design Dois quadrados Retângulo
Ao desenhar máscaras, esses dois desenhos são equivalentes. Dica: desenhar uma célula de via e salvá-la facilita na hora de fazer o design. Note bem que o programa que estamos usando (Electric VLSI System Design) é baseado em componentes (método de conectividade)! Essas dicas são para programas em que cada uma das camadas (máscaras) têm que ser desenhadas separadamente (método de geometria).

15 Resistência de contato
Usaremos neste curso uma resistência de contato de 10W/contato R = 10 W R = 2.5 W

16 Resistência de contato
Usaremos neste curso uma resistência de contato de 10W/contato R = 2.5 W R = 10 W Regra padrão: corrente máxima no contato de 100 mA O maior número de vias diminui efeitos de eletromigração (Correntes menores passarão nas vias em paralelo).

17 Crosstalk Pode ser medido aplicando uma tensão degrau em um condutor e medindo a tensão acoplada no outro condutor Um sinal propagando em um condutor acopla com o outro condutor. Im – corrente no condutor adjacente; VA – tensão de sinal

18 Crosstalk Incluindo a capacitância do substrato com os metais:
DV é a tensão no condutor adjacente e C1,sub é a capacitância entre o condutor adjacente e o substrato Esse resultado é obtido analisando duas capacitâncias em série: VB VA Q1 = Cm(VA-VB) Q2 = C1,sub(Vb-0) Onde VB = DV Q2 = Q1 isolante FOX Substrato DV é a tensão de ruído acoplada no condutor adjacente.

19 Crosstalk As linhas metálicas também possuem uma indutância mútua, como se existisse um transformador entre os dois condutores. Indutância mútua: IA é a corrente injetada que varia no tempo (sinal de entrada), Vm é a tensão induzida (sinal de saída) e Lm é a indutância mútua. O crosstalk pode ser reduzido se aumentarmos a distância dos condutores!

20 Ground bounce - DC Se o circuito exige uma corrente DC de 50mA, a DDP no circuito não é mais o valor ideal de 1V! Este problema pode ser resolvido aumentando a espessura do condutor (reduzindo sua resistência). Note que VDD e o terra não têm valores fixos, eles dependem de como o circuito é desenhado.

21 Ground bounce - AC É muito comum em CMOS circuitos com baixíssima dissipação (baixo consumo de corrente), ex. Calculadora de alimentação solar. Nestes casos, o problema do slide anterior não é crítico. Mas e se, num curto período, a corrente vai a 50mA? Podemos adicionar um capacitor decoupling que mantém a DDP do circuito. Este capacitor deve ser inserido externamente ao circuito entre os pinos VDD e terra do CI.

22 Exemplo dQ = I dt O valor do capacitor é razoavelmente alto.

23 Exemplo

24 Exemplo

25 Exemplo 270 pF não é um valor de capacitância que pode ser feita facilmente. Se o circuito está rodando a 500MHz (período de 2ns), Corrente alta para a saída de um CI

26 Conclusões A largura do metal é um ponto importante na hora de desenhar um circuito, evitando ao máximo o efeito de ground bounce. O número de vias interconectando camadas reduz a resistência de contato. A proximidade dos condutores também afeta o circuito de uma maneira indesejada. Devemos sempre ter em mente esses pontos. Não podemos ignorar os efeitos parasíticos se queremos projetar um circuito que funcione de acordo com as especificações.

27 Exemplos de leiaute Processo de 50 nm com dois metais – leiaute de pad
Desejado: Tamanho do chip de 1 mm com o bonding pad de 100 mm (depende do processo) Quais são as dimensões finais? E o espaçamento entre os pads?

28 Exemplos de leiaute Processo de 50 nm com dois metais – leiaute de pad
Desejado: Tamanho do chip de 1 mm com o bonding pad de 100 mm (depende do processo) Regra de design: 30 mm de espaçamento entre os pads 6 mm de espaçamento entre o overglass e metal

29 Exemplos de leiaute Processo de 50 nm com dois metais – leiaute de pad
Desejado: Tamanho do chip de 1 mm com o bonding pad de 100 mm (depende do processo) Mas não colocaremos pads nos cantos. Portanto, usaremos 6 pads 1040 mm ou 20800

30 Exemplos de leiaute Processo de 50 nm com dois metais – leiaute de pad
O metal 1 está imediatamente abaixo do metal 2 caso queiramos conectar o pad com metal 1 ou 2. Temos que fazer as vias entre os metais. Colocamos as vias nos cantos.

31 Exemplos de leiaute Processo de 50 nm com dois metais – leiaute de pad
O metal 1 está imediatamente abaixo do metal 2 caso queiramos conectar o pad com metal 1 ou 2. Temos que fazer as vias entre os metais. Colocamos as vias nos cantos. Via

32 Exemplos de leiaute Processo de 50 nm com dois metais – leiaute de pad
1040 mm ou 20800

33 Exemplos de leiaute Estruturas de teste do metal
Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, …

34 Exemplos de leiaute Estruturas de teste do metal
Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, … Maximizando o perímetro e minimizando área. Serve para medir resistência de folha (a) ou capacitância mútua (c). Por que não fazer uma trilha reta?

35 Exemplos de leiaute Estruturas de teste do metal
Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, … Maximizando o perímetro e minimizando área. Serve para medir resistência de folha (a) ou capacitância mútua (c). Por que não fazer uma trilha reta? Limitação de tamanho!

36 Exemplos de leiaute Estruturas de teste do metal
Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, … Maximizando área e minimizando perímetro. Ideal para medir capacitância de placa e evitar a capacitância de borda. Capacitância de borda é medida usando duas serpentinas, uma em cima da outra.

37 Exemplos de leiaute Estruturas de teste do metal
Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, … Qual é melhor para medir resistência?

38 Exemplos de leiaute Estruturas de teste do metal
Estruturas de teste - Caracterizar resistência de folha, capacitância de placas, capacitância de borda, capacitâncias mútuas, … Maior resistência (# de quadrados), mais fácil de medir. Menor spreading de corrente

39 Microscopia Eletrônica de varreduta

40 Exercícios

41 Exercícios

42 Exercícios

43 Exercício para a próxima semana
Construa em uma célula esquemática um divisor de tensão com dois resistores de 10KOhms. Construa em uma célula de leiaute um divisor de tensão com dois resistores de poço-n de 10KOhms. Compare os circuitos de leiaute vs. esquemático (LVS ou NCC) nas células. Simule com o LTSpice o divisor de tensão variando a tensão de 0 a 5V. Apresente o resultado em gráficos de Vin e Vout. Onde Vin é a tensão da fonte e Vout é medida entre os dois resistores.