Tecnologia CMOS Complementary Metal Oxide Semiconductor
MOS - Metal Oxide Semiconductor Diodos invertidos; canal Interrompido Vgs provoca depleção de cargas tipo do substrato Canal se torna do tipo da fonte e dreno; há corrente NMOS n p PMOS
Par de Transistores em Substrato P
Transistores MOS Equivale a um resistor controlado por tensão PMOS SOURCE GATE Equivale a um resistor controlado por tensão DRAIN PMOS Vds=0 ==> chave fechada NMOS Vds=0 ==> chave fechada
Inversor CMOS
Modelo de Chaveamento
Características CMOS Circutos empregam par complementar: nmos e pmos Saída Simétrica Low e High Gate altamente capacitivo (Ig0): 10-12 amp Não há corrente na saída (carga=0) exceto no chaveamento quando: no transiente ambos transistores estão parcialmente ON consumo de corrente depende da frequência (CV2f=power)
CMOS NAND Gates Usa 2n transistores para n-entradas
CMOS NAND -- modelo de chaveamento
CMOS NAND -- 3 entradas
Porta não Inversora:
AND de 2-entradas:
CMOS NOR Gates 2n transistores para n-entradas
Transistor nMOS a Nível de Camadas Semicondutoras W D Substrato D G Difusão N S G L Polisilício Contato Metal S Fotolitografia sobre substrato Relação W/L determina comportamento do transistor
Layout de um Inversor Difusão P Difusão N Polisilício Metal VDD VIN VOUT Difusão N Polisilício GND Metal Contato Metal