System-On-Chip Environment Aplicação: Smith-Waterman

Slides:



Advertisements
Apresentações semelhantes
Mapeamento de Entrada / Saída em Sistemas Digitais
Advertisements

Instituto de Computação
Capitulo 6: Entrada e Saída
Sistemas Digitais Projeto RTL – Unidade de Controle
A Interface entre Processadores e Periféricos
Entrada e Saída Introdução.
Replicação da molécula de DNA
ARQUITETURA DE COMPUTADORES II
Unidades de Execução e de Controle Sistemas Digitais.
William Stallings Arquitetura e Organização de Computadores 8a Edição
Arquitetura de Sistemas Operacionais
Introdução à Compilação Prof. Leandro Magno Slides adaptados a partir do material cedido pelos professores Heloise Manica Paris Teixeira, Yandre M. G.
Coerência de Memórias Cache e Modelos de Consistência de Memória
Sistemas Operacionais
Formas de representação de algoritmos
Estruturas de Controle
CÓDIGOS CORRETORES DE ERROS
3º FÓRUM DE EXAMINADORES E COORDENADORES DA QUALIDADE
09/03/10 20:13 Claudio de Oliveira – 1/21.
Técnicas de Programação I
Quadro síntese comparativo das principais diferenças entre os modos de organização do processo de ensino/aprendizagem utilizados até hoje.
Professor Fernando Luís
Insertion Sort.
Protocolo CMB em simulação distribuída
Transcription and Translation
[Clayton J Pereira] [Leonilson Kiyoshi] [Prof. Dr. Vitor Leite]
Trabalho elaborado por: Luís Martins nº 17 Patrícia Duarte nº 20 Professora Elvira Monteiro.
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Qualificadores.
Geração automática de RNAs MLP utilizando FPGA
Algoritmos paralelos eficientes para alguns problemas de processamento de Cadeia de Caracteres Alunos: Diego Alencar dos Santos Melo Felipe Formagini Brant.
PCI- Introdução à Computação
Desenvolvimento de Jogos e Entretenimento Digital
ÍNDICES DE CARGA E DE DESEMPENHO SSC-642 SISTEMAS COMPUTACIONAIS DISTRIBUÍDOS.
PLANTAS TRANSGÊNICAS: DE ONDE VEM, PARA AONDE VÃO?
Laboratório I Mateus Raeder Material baseado nos originais da
Bioinformática (Alinhamento de Seqüências)
MO801 - Tópicos em Arquitetura e Hardware Michele Tamberlini 05/2006
Compras – Entrada no Estoque
Organização e Arquitetura de Computadores
Sistema de Gerenciamento de Ingressos (SGI).  Lauro Gonçalves da Rocha (lgr2)  Leonardo Valeriano Neri (lvn)  Maria Cireno Ribeiro (mcrs)  Maryane.
Geração de Código aula-12-geração-de-código.pdf.
Síntese de proteínas - Tradução Professor Gabriel Cestari Vilardi.
Sistemas Operacionais
SISTEMAS OPERACIONAIS I
ESTRUTURA; Replicação; Transcrição;
DNA Seqüenciamento Alinhamento 1 - Introdução Usuário Cenário atual 2 - Problema Nossa Solução Nossa Proposta 3 - Solução.
Bruno C. Bourbon Jarbas J. de O. Júnior {bcb, cin.ufpe.br
Zeque - Grad. CC1 Sistemas Operacionais Curso de Ciência da Computação da UFPE Prof. José Queiroz - ZEQUE.
MO801: Tópicos em Arquitetura e Hardware 1 Tópicos em System-Level Design Tecnologia de Projeto Sandro Rigo
Conceitos de thread Faculdade PITÁGORAS – Outubro de 2012
RepeatMasker Aluno: Fred Ulisses maranhão Professora: Kátia S. Guimarães Algoritmos p/ processamento de Cadeias, Cin, UFPE - 1/2001.
SÍNTESE DE PROTEÍNAS A síntese de proteínas ocorre com base na informação genética contida no DNA e acontece em duas etapas: transcrição e tradução.
Arquiteturas Reconfiguráveis e GARP Karina Zupo de Oliveira - RA MO401 – Prof. Rodoldo Novembro 2005.
Implementação de uma arquitetura de Redes Neurais MLP utilizando FPGA
Engenharia de Software
Roteiro Evolução da arquitetura com padrões de projeto
Faculdade de Engenharia da Universidade do Porto Licenciatura em Engenharia Electrotécnica e de Computadores Ramo de Telecomunicações, Electrónica e Computadores.
Algoritmos e Programação MC102
1 Arquitetura de Software Prof a : Francilene Garcia Disciplina: Projeto I DSC – CCT – UFCG Março Rogério Dourado
Aula 1 Eletrônica Digital Codificadores/Decodificadores e Multiplexadores/Demultiplexadores Prof. Wanderley.
Alinhamentos Múltiplos
Módulo III Analisando e Apresentando os Resultados.
Síntese de Proteínas Tradução.
Scalable Grid Application Scheduling via Decoupled Resource Selection and Scheduling VLADIMIR GUERREIRO Publicado em: IEEE International Symposium, 2006.
PROGRAMAÇÃO II – PARTE 1 Profa. Maria Augusta Constante Puget.
Organização Estruturada de Computadores
Objetivo Este projeto destina-se ao estudo e à elaboração de modelos neurais artificiais, com o auxílio do programa Matlab. O objetivo principal deste.
COMPILADORES 02 Prof. Marcos. COMPILADORES Do Programa à Execução Computadores das mais variadas arquiteturas têm funcionamento:
Pearson Education Sistemas Operacionais Modernos – 2ª Edição 1 Sistemas Operacionais FATEC-PB Professor: Gustavo Wagner
Arquitetura de Barramentos
Transcrição da apresentação:

System-On-Chip Environment Aplicação: Smith-Waterman Artur Costa Ventura Gabriel Monteiro Gazineu Lauro Gonçalves da Rocha Maria Cireno Ribeiro Silveira Prof. Edna Barros

Roteiro Motivação Aplicação SpecC Compilação Profiling Seleção de PEs Exploração de Arquitetura Escalonamento de Processos Síntese de Comunicação

Motivação Uma motivação para alinhamento de cadeias é a dificuldade de obter regiões de similaridade entre sequências biológicas de gerações distintas, devido a mutações inserirem mudanças (“ruído”) ao longo da evolução.

Aplicação Comparação de sequências de DNA, RNA, proteínas, etc.; Busca por regiões de similaridade Algoritmo Smith-Waterman: Não olha toda a sequência de uma vez; Compara segmentos;

Smith-Waterman Entrada: Saída: Sequências Alinhamento local ótimo das sequências

Tradução p/ SpecC Tinhamos o algoritmo já escrito em Java (173 linhas de código): Passar código para C Mapear processos/funções em behaviors; Criar canais para comunicação de processos/funções;

Código em C (230 linhas de código)

SpecC (310 linhas de código)

Compilação

Processos U00 – Leitura de Dados U01 – Smith-Waterman U02 – Traceback U03 – Escrita de Dados

Conectividade

Profiling

Profiling

Profiling

Profiling

Seleção de PEs Tínhamos como objetivo analisar o mapeamento dos processos em diferentes processadores. Ex: MIPS, DSP, ColdFire, Custom.

Seleção de PEs U00 – MIPS32 U02 – DSP U01 – Custom HW U03 – MIPS32

Seleção de PEs U00 – DSP U02 – Custom HW U01 – ColdFire U03 – MIPS64

Seleção de PEs U00 – MIPS32 U02 – MIPS32 U01 – MIPS32 U03 – MIPS32

Seleção de PEs U00 – MIPS64 U02 – MIPS64 U01 – MIPS64 U03 – MIPS64

Seleção de PEs U00 – ColdFire U02 – ColdFire U01 – ColdFire

Seleção de PEs U00 – Custom HW U02 – Custom HW U01 – Custom HW

Exploração de Arquitetura Podemos notar que a primeira opção foi a melhor em comparação com as outras. Isso se deve: Melhor custo benefício A última opção com custom hardware possui um desempenho equivalente, entretanto, seu custo é bem superior.

Escalonamento de Processos Devido a natureza sequencial do algoritmo: - Leitura dos dados - Processamento Escrita A etapa de scheduling (escalonamento) não foi feita.

Síntese de Comunicação Havia a possibilidade de selecionar o barramento; Não foi possível alocar o barramento para o behavior, a ferramenta não dava a opção.

Obrigado