Aplicações com flip-flops

Slides:



Advertisements
Apresentações semelhantes
Flip-Flops e Dispositivos Correlatos
Advertisements

Contadores e Registradores
Organização de Computadores I
Máquinas de Estado Sistemas Digitais.
Eletrônica Digital Flip-Flops e Registradores de Deslocamento
Sistemas Digitais Projeto RTL – Unidade de Controle
Circuitos Lógicos e Organização de Computadores Capítulo 8 –Circuitos Seqüenciais Síncronos Ricardo Pannain
VISÃO GERAL Profa. Fernanda Denardin Walker
Máquinas de Estado Eletrônica Digital.
Introdução aos Sistemas Digitais
Unidades de Execução e de Controle Sistemas Digitais.
Circuitos Lógicos Sequenciais
FAFIMAN – Prof. Flávio Uber FAFIMAN – Departamento de Informática Curso: Ciência da Computação Professor: Flávio Rogério Uber Arquitetura e Organização.
Finite State Machines.
MC542 Organização de Computadores Teoria e Prática
Testabilidade Design for Testability (DFT) Guido Araujo Julho 2003.
Redução do Consumo de Energia
MC542 Organização de Computadores Teoria e Prática
Contadores Digitais.
Análise de Circuitos Sequenciais Síncronos
Circuitos Sequenciais
Registradores de deslocamento (Shift Register)
Registradores de deslocamento (Shift Register)
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
Contadores Contadores são circuitos digitais que variam os seus estados, sob um comando de um clock (relógio), de acordo com uma sequencia predeterminada.
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
1. Circuitos seqüenciais - conceito 2. Flip-flops 3. Registradores 4
Sistemas Digitais Aula 11.
ÁLGEBRA DE CHAVEAMENTO
Cálculo da Freqüência de Operação do Relógio
Máquina de Estados Finito
Técnica de modelagem de Máquina de Estados em VHDL
Índice Sumário Implementação de Contadores Implementação de contadores
Prof.Corradi Finite State Machines.
Índice SUMÁRIO Introdução ao projeto de lógica seqüencial.
Engenharia de Software para Computação Embarcada
Dezembro de 2005 Sistemas Digitais 1 Síntese com um flip-flop por estado Prof. Carlos Sêrro Adaptado para l ó gica positiva por Guilherme Arroz SISTEMAS.
Latches e Flip-Flops GSI008 – Sistemas Digitais
Fundamentos de Circuitos Sequenciais Modelos de Mealy e Moore
Circuitos Seqüenciais
Exercícios de Máquinas de Estado
Circuitos seqüenciais síncronos
Lógica Seqüêncial Bruno Silvério Costa.
ENGA78 – Síntese de Circuitos Digitais
Eletrônica Digital II ELT013
Circuitos Combinacionais Exercícios 2 POSCOMP e ENADE
Hardware Description Language Aula 4 -VHDL
Circuitos Sequenciais
Eletrônica Digital II ELT013
SISTEMAS DIGITAIS AULA 6 Prof. José Bezerra de Menezes Filho CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DA PARAÍBA DA PARAÍBA.
Hardware Description Language Aula 8 –Verilog HDL
Hardware Description Language Aula 3 – AHDL (conclusão) Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc.
Diagrama de estado ? Exemplo:
Teste 2: Gabarito1 EA078 - Teste 2: Gabarito 1)Cálculo do “fan-out” da porta NAND 74LS00 Dados do 74LS00 I OH = -0,4mA I OL = 8mA I IH = 20μA I IL = -0,4mA.
Eletrônica Digital II ELT013
FLIP-FLOPs.
Máquinas de Estados Finitos (cont)
Introdução às Máquinas de Estados Finitos (Finite State Machine - FSM)
Sistemas Digitais Aula 10 GRECO-CIN-UFPE.
LATCHES e FLIP-FLOPs Aula 9 GRECO-CIN-UFPE Como implementar uma célula de memória? Latches e Flip-Flops r n-1 r n-2 r n-3 r n-4 r 0 célula { 0,1} = 1.
Cap. V – Análise e Síntese de Circuitos Sequenciais Síncronos
Lei de Moore O número de transistores num circuito integrado duplica todos os 18 meses. Isto é extremamente relevante porque... as gates são feitas a partir.
Circuitos Lógicos Sequenciais
Codificadores e Decodificadores Prof. Lucas Santos Pereira
Circuitos Digitais Multiplexador (MUX) e Demultiplexador (DEMUX)
Circuitos Sequenciais: Latch e Flip-Flop
Eletrônica Digital Circuitos Sequenciais
Lógica Programável e VHDL
Transcrição da apresentação:

Aplicações com flip-flops Shift Registers - Registradores de deslocamento : pode circular dados entre os elementos Reset’ right shift CLK CLK CLK CLK Shift Reset’

CI 74194 Serial Inputs: LSI, RSI Parallel Inputs: D, C, B, A Parallel Outputs: QD, QC, QB, QA Clear Signal Positive Edge Triggered Devices S1,S0 determine the shift function S1 = 1, S0 = 1: Load on rising clk edge synchronous load S1 = 1, S0 = 0: shift left on rising clk edge LSI replaces element D S1 = 0, S0 = 1: shift right on rising clk edge ;RSI replaces element A S1 = 0, S0 = 0: hold state

Aplicações com flip-flops : shift register Conversão paralela - serial - paralela transmissor receptor entradas paralelas saídas paralelas S1 S1 S0 194 S0 194 LSI LSI D7 D QD D QD D7 D6 C QC C QC D6 D5 B QB B QB D5 D4 A QA A QA D4 RSI RSI Clock CLK CLK CLR CLR S1 S1 194 S0 S0 194 LSI LSI D3 D QD D QD D3 D2 C QC C QC D2 D1 B QB B QB D1 D0 A QA A QA D0 RSI RSI CLK CLK CLR CLR transmissão serial

Projeto de Circuitos Sequenciais Exemplo : detetor de paridade ímpar numa série de bits Reset Estado atual Entrada Próx. estado Saída Par Par Par 1 Ímpar Par Ímpar Ímpar 1 [0] Ímpar 1 Par 1 1 1 Symbolic State Transition Table Ímpar Estado atual Entrada Próx. estado Saída [1] 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Entrada Saída T Q D Q CLK Saída CLK Q Q \Reset \Reset 1 1 1 1 1 1 1 Clk Saída 1 1 1 1 1 1 1 1

Projeto de Circuitos Sequenciais 1 - Entendimento do problema 2 - Análise das informações 3 - Diagrama de estados 3.1 - Minimização de estados 3.2 - Identificação de estados 3.3 - Escolha do elemento de memória 4 - Implementação da lógica combinacional 4.1 - Minimização da função 4.2 - Redução do circuito Algorítmo básico

Máquina de Mealy Máquina de Moore

Projeto de Circuitos Sequenciais Funcionamento geral entrega o chiclete para cada 15 centavos entrada de moedas de 10 (D) e 5 (C) centavos não há troco Passo 1. Entendimento do problema … desenhe um diagrama de blocos C Sensor de moedas Controle da Máquina Mecanismo de abertura Abre D Reset Clk

Passo 2. Análise das informações … verificar as possíveis sequências de entrada e respectivas saídas C + C + C C + D D + C D + D C + C + D Possibilidades : Reset S0 C D Entradas: C, D, reset Saída: abrir S1 S2 C D D C S3 S4 S5 S6 [abrir] [abrir] [abrir] C D S7 S8 [abrir] [abrir]

Passo 3.1 - Minimização de estados … reutilização de estados Atual 0c 5c 10c 15c Entradas Próximo Estado 0c 5c 10c X 15c Saída abrir X 1 Reset D 1 X C 1 X 0c D C 5c D C 10c C, D 15c [abrir]

Passos 3.2 e 3.3 - Identificação de estados … Escolha do flip-flop … Prox. estado D 1 0 1 1 0 X X 1 1 X X Estado atual Q C Entradas Saída abrir X

Passos 4.1 Minimização da função … D1 D0 abrir Q1 Q1 Q1 Q1 Q0 Q1 Q0 Q1 Q0 D C D C C C D D Q0 Q0 Q0 D1 = Q1 + D + Q0 C D0 = C’Q0 + Q0’C + Q1 C + Q1 D abrir = Q1 Q0

Projeto de Circuitos Sequenciais (C’ D’ + Reset)/0 C’ D’ + Reset Reset/0 Reset 0c 0c [0] Reset/0 Reset D C/0 C 5c 5c C’ D’/0 C’D’ D/0 [0] D C/0 C 10c 10c D/1 C’ D’/0 [0] C’D’ C+D/1 C+D 15c 15c [1] Reset/1 Reset Máquina de Mealy Máquina de Moore

A máquina de Mealy tem, geralmente, menos estados que a de Moore, para a mesma sequência de saída.

passo 1 : entendimento do problema Exercício : Identificação de padrões em sequências finitas Seja um identificador de entrada X e saída Z. Z=1 sempre que a sequência …010… for observada, enquanto não aparecer a sequência …100… . passo 1 : entendimento do problema X: 00101010010… Z: 00010101000… X: 11011010010… Z: 00000001000…

passo 2 : fazer o diagrama de estados para as sequências que devem ser reconhecidas, isto é, 010 and 100. obs.: reutilizar estados sempre que possível. Máquina de Moore

Redução de estados Dois estados são equivalentes se, partindo-se destes, obtivermos as mesmas sequências de saída. Podemos, assim, fazer uma prévia redução de estados por simples inspeção visual. Algorítmo de redução por classes 1 - fazer a tabela de estados inicial ; 2 - dividir os estados em classes, de acordo com as saídas apresentadas, isto é, estados que têm a mesma saída estarão na mesma grupo (classe) ; 3 - estabelecer, baseado nos próximos estados, as próximas classes de cada estado ; 4 - reagrupar em novas classes, de acordo com as próximas classes apresentadas ; 5 - repetir os ítens 3 e 4 até que, em cada classe, todos os estados tenham as mesmas próximas classes ; estes estados são equivalentes.

Em III todos os estados pertencentes a uma classe têm as Exemplo : x=0 x=1 a b/0 c/0 b c/0 d/0 c d/0 e/1 d d/0 e/1 e d/0 a/1 x=0 x=1 a 1 2 b 2 2 c 2 2 d 2 2 e 2 1 x=0 x=1 a 1 2 b 2 2 c 2 2 d 2 2 e 2 1 1 2 I II III Em III todos os estados pertencentes a uma classe têm as mesmas próximas classes; c e d são equivalentes.

Identificação de estados Algorítmo para a determinação de adjacências R1 - dois ou mais estados que têm os mesmos próximos estados devem ter identificações adjacentes ; R2 - dois ou mais estados que são os próximos estados de um mesmo estado devem ter identificações adjacentes. Do exemplo anterior : x=0 x=1 a b/0 c/0 b c/0 c/0 c c/0 e/1 e c/0 a/1 anterior atual próximo e a b, c a b c a , b, c, e c c, e c e a, c R1 R2 R1 : (ab), (ac), (ae), (bc), (be), (ce) R2 : (bc), (ce), (ac) 1 a c 1 e b

Problema 1 : Implementar um contador de 3 bits que tenha um controle M e aja da seguinte forma : M = 0 a contagem é ascendente na sequência binária; M = 1 a contagem é ascendente em código de Gray Problema 2 : Deseja-se colocar um sinal de trânsito no cruzamento de duas ruas. Sensores C detetam a presença de carros na rua secundária. Se não há carros nesta rua, o sinal permane verde para a rua principal. Se há carros naquela, o sinal passa de verde para amarelo e para vermelho, permitindo então o sinal verde na rua secundária, por um intervalo TL. Após este intervalo, o sinal passa de verde para amarelo e para vermelho, retornando o sinal da rua principal a verde. Mesmo que existam veículos na rua secundária, a principal deve ter sinal verde pelo menos por TL. Assumir a existência de um temporizador que gere os tempos TL, para os sinais verdes, e TS dos sinais amarelos, ambos em resposta a um set (ST) dos respectivos tempos.

Entendimento do problema . entradas : reset C TS TL . saídas HG, HY, HR FG, FY, FR ST coloca a máquina em seu estado inicial sensor de veículos na rua secundária fim do períododo sinal amarelo fim do períododo sinal verde ativam as luzes verde, amarela e vermelha, principal ativam as luzes verde, amarela e vermelha, secundária começa um período Tl ou TS. • Estados : algumas configurações de luzes implicam em outras estado S0 S1 S2 S3 principal verde, secundária vermelho principal amarelo, secundária vermelho secundária verde, principal vermelho secundária amarelo, principal vermelho