Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc
VHDL Máquinas de estado de MOORE e0/0 e1/ Definição dos estados
VHDL Máquinas de estado de MOORE e0/0 e1/ Definição das transições
VHDL Máquinas de estado e0/0 e1/ Definição dos valores de saída
Exercício 1 –Implementar em VHDL uma máquina de estados (Moore) que realize a função de um detector de 3 uns consecutivos não reaproveitando os valores de uma seqüência previamente detectada.
Exercício 2 –Implementar em VHDL uma máquina de estado de MOORE com 4 bits de entrada (+ o clock) e 1 bit de saída. O bit de saída inicialmente deve apresentar o valor ZERO, e deve ir para UM quando receber na entrada o valor 15. Caso ele receba a seqüência 7, 4, 3 a máquina deve voltar ao seu estado inicial ZERO.