Hardware Description Language Aula 5 -VHDL Prof. Afonso Ferreira Miguel, MSc.

Slides:



Advertisements
Apresentações semelhantes
Semáforos Eduardo Nicola F. Zagari
Advertisements

Análise e Desenvolvimento de Sistemas
abs access after alias all and architecture array assert attribute begin block body buffer bus case component configuration constant disconnect downto.
VHDL - VHSIC Hardware Description Language
Fernando Gehm Moraes Ney Laert Vilar Calazans
César Augusto Missio Marcon Ney Laert Vilar Calazans
Parte 7 - VHDL: Processos, Paralelismo e o Comando process (Continuação) LABORG 05/outubro/2009 César Augusto Missio Marcon Ney Laert Vilar Calazans.
VHDL Linguagem de Descrição e Síntese de Circuitos Digitais
VHDL Linguagem de Descrição e Síntese de Circuitos Digitais
VHDL Linguagem de Descrição e Síntese de Circuitos Digitais Sistemas Digitais.
Verilog AULA - 3.
VHDL AULA - 2.
Lógica reconfigurável por hardware
Monitores.
Introdução a circuitos lógicos
VHDL (outros tópicos) MO801/MC912.
FLI – ModelSim Pedro Velho.
Disciplina: AAM Profa. Ana Watanabe 03/13 vol.2
Sincronização de Processos (5) - Monitores -
VERILOG HDL (HARDWARE DESCRIPTION LANGUAGE)
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
Hardware Description Language (HDL)
Prof.Sofia Mara de Souza AULA 4
Prof. MSc Sofia Mara de Souza AULA3
Algoritmos e Programação
O Portal do Estudante de Computação
Circuitos Seqüenciais Descrição VHDL
EPUSP – PTC Guido Stolfi
Unidade 3 Controle de Concorrência
Engenharia de Software para Computação Embarcada
Antonyus Pyetro Infra-estrutura de Hardware – IF674
Aula prática 6 Vetores e Matrizes
PHP Tipos de dados Constantes.
Lógica reconfigurável por hardware
Dispositivos Lógicos Programáveis (DLP) Ideia e Arquiteturas
Circuitos Seqüenciais Contadores
Exercícios de Máquinas de Estado
Material Didático Proposto
Projeto de Circuito Combinacional Unidade Lógica e Aritmética (ULA)
Algoritmos e Programação de Computadores
Unidade 2 - Parte 1 Programação Concorrente
Paradigmas de Linguagens de Programação Linguagem Imperativa 1
Hardware Description Language Aula 6 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Linguagem de Programação JAVA
Linguagem Pascal Prof. Sérgio Rodrigues.
Lógica Estruturada Aplicada
Paradigma funcional.
Hardware Description Language Aula 3 – AHDL (continuação)
Hardware Description Language Aula 4 -VHDL
PCI- Estrutura de Repetição
UTILIZAÇÃO DA LINGUAGEM MS-VISUAL BASIC.NET Objetivo: apresentar os principais recursos da linguagem “Visual Basic” necessários à criação de macros para.
Hardware Description Language Aula 8 –Verilog HDL
Hardware Description Language Aula 4 –VHDL (introdução)
Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 3 – AHDL (conclusão) Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc.
Introdução aos algoritmos de programação
Fundamentos de linguagens de programação
VERILOG Monitoria Infra-Estrutura de Hardware Álvaro João – ajss Húgaro Bernardino – hbb Fred Rabelo - ferrf Leonardo Leandro – lsl2 Jéssica de.
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Exercícios Circuitos Descritos em VHDL.
Introdução a VHDL Monitoria de Digitais.
Introdução à Programação
Paradigmas de Linguagens de Programação Conceitos da Linguagem Imperativa 1 Augusto Sampaio e Paulo Borba Centro de Informática Universidade Federal de.
Profa. Maria Augusta Constante Puget
Eletrônica Digital II ELT013
Arquitetura de computadores
Comandos de Repetição (While, Do..While e For)
UCSal – Bacharelado em Informática Tópicos Especiais em Informática II Profa. Semíramis Assis
Projeto de Circuitos Integrados Semidedicados Prof. Marcio Cunha Aula 04 – Linguagem de Descrição de Hardware: VHDL.
Lógica de Programação Aula 06 Prof. Marcelo Marcony.
Transcrição da apresentação:

Hardware Description Language Aula 5 -VHDL Prof. Afonso Ferreira Miguel, MSc

Arrays

Records Semelhante ao struct do C

Operadores numéricos +Soma dois números de um mesmo tipo. Integer; Real; Unsigned; Signed; Time IntX1 + 6 RealX Subtrai dois números de um mesmo tipo. Integer; Real; Unsigned; Signed; Time IntX1 - 6 RealX * Multiplica dois números de um mesmo tipo. Integer; Real; Unsigned; Signed; Time IntX1 * 6 RealX2 * 0.6 / Divide dois números de um mesmo tipo. Integer; Real; Unsigned; Signed; Time IntX1 * 6 RealX2 * 0.6

Data Objects Generic Definida na entity section

Data Objects Constantes Definida no architecture section

Modelando comportamento Process – formalismo para descrever comportamento processado de forma seqüencial. Sintaxe:

Modelando comportamento Nome que descreve o processo.

Modelando comportamento Processos podem ser iniciados ou suspensos dependendo da atividade ocorrida com as variáveis da sensitivity list

Modelando comportamento Declarações do processo podem se adicionadas entre a definição do processo e o begin

Modelando comportamento Todas as atribuições do processo estão entre o begin e o end e serão executadas na simulação seqüencialmente.

Modelando comportamento

wait until Suspende o processo até que a condição seja satisfeita. Ao ser satisfeita, o processo é reiniciado.

Modelando comportamento wait on Suspende o processo até que um evento ocorra com as variáveis do sensitivity list.

Modelando comportamento Local do wait O wait pode ser colocado em qualquer lugar, permitindo uma primeira execução ou não (simulação).

Modelando comportamento Sensitivity list O wait no final de um processo pode ser declarado (de forma mais explícita) no cabeçalho do processo. O efeito é o mesmo!

Modelando comportamento Como a sensitivity list funciona:

Modelando comportamento Como a sensitivity list funciona: Signal1 sofre um evento Execução seqüencial das atribuições. Obs.: Signal3 ainda não é atualizado! Signal3 recebe o valor alterado! A alteração de Signal3 reinicia o processo! Execução seqüencial das atribuições. Fim!

Modelando comportamento Como a sensitivity list funciona:

Modelando comportamento Como a sensitivity list funciona: D muda seu valor

Modelando comportamento Como a sensitivity list funciona:

Modelando comportamento Como a sensitivity list funciona:

Modelando comportamento Como a sensitivity list funciona:

Modelando comportamento Como a sensitivity list funciona:

Modelando comportamento Como a sensitivity list funciona: Pré-atribuições são feitas aos sinais (aguardando a suspensão do processo).

Modelando comportamento Como a sensitivity list funciona: Ao suspender o processo, as pré-atribuições são efetivadas.

Modelando comportamento cuidados no processamento seqüencial Valor inicial não atualizado!

Variáveis Modelando comportamento Como a sensitivity list funciona:

Variáveis D muda seu valor Modelando comportamento Como a sensitivity list funciona:

Variáveis Variáveis são inicializadas Modelando comportamento Como a sensitivity list funciona:

Variáveis Variáveis são atualizadas instantaneamente (ao contrário de sinais). Modelando comportamento Como a sensitivity list funciona:

Variáveis Pré-atribuições são feitas aos sinais (aguardando a suspensão do processo). Modelando comportamento Como a sensitivity list funciona:

Variáveis Ao suspender o processo, as pré-atribuições são efetivadas. Modelando comportamento Como a sensitivity list funciona:

Data Objects Variable

Controlando a seqüência de execução

Exercício 1 Utilizando processo e o comando FOR... LOOP, implementar um circuito que realize um shift para a esquerda, zerando o bit menos significativo.

Exercício 2 Implementar em VHDL um circuito que calcule o número de bits 1. Dica: utilize um processo que calcule em uma variável e em seguida responda o valor na saída.