Decodificador 2 para 4 (2 : 4)

Slides:



Advertisements
Apresentações semelhantes
GEOMETRIA DESCRITIVA A
Advertisements

SIMPLIFICAÇÃO DE CIRCUITOS E MAPAS DE KARNAUGH
Contadores e Registradores
Parte 1: Organização de Computadores
Introdução Revisão de Conceitos de Circuitos Lógicos e Estruturas para Arquitetura de Computadores.
MATRIZES DE PORTAS PROGRAMÁVEIS NO CAMPO (FPGA)
INTRODUÇÃO À LÓGICA DIGITAL
Instrumentação eletrônica
Conversores A/D e D/A Conversor analógico-digital (ADC) e conversor digital-analógico (DAC) são usados para interfacear um computador com o mundo analógico.
TEORIA DA COMPUTAÇÃO Parte III  Máquina de Turing
Eletrônica Digital Multiplexadores e Demultiplexadores
Concepção de Circuitos Integrados
Resolução.
Finite State Machines.
Soma de Produtos Soma de produtos é uma forma padrão de representação de funções Booleanas constituida pela aplicação da operação lógica OU sobre um conjunto.
Universidade do Estado de Santa Catarina – CCT/UDESC
Mapas de Karnaugh 5 e 6 variáveis.
Circuitos Sequenciais
Uma chave é normalmente aberta e a outra normalmente fechada
Decodificador 2 para 4 (2 : 4)
MAPA DE KARNAUGH O Mapa de Karnaugh é uma ferramenta de auxílio à minimização de funções booleanas. O próprio nome mapa vem do fato dele ser um mapeamento.
Circuitos combinatórios
Vamos Agora Obter Expressão Booleana a partir do Circuito
Modelo Entidade/Relação
Circuitos Combinacionais Portas Lógicas
Fundamentos do Projeto Lógico
DIAGRAMA DE COMPONENTES
ÁLGEBRA DE CHAVEAMENTO
Técnica de modelagem de Máquina de Estados em VHDL
Circuitos Digitais - Somadores e Subtradores SOMADORES E SUBTRADORES.
Circuitos Combinacionais Básicos Descrição VHDL
Prof.Corradi Finite State Machines.
INTRODUÇÃO À ENGENHARIA
– Laboratório de Comunicações Digitais Aula 8, Exp 6: Parelização e Serialização de circuitos. Fabbryccio Cardoso Dalton S. Arantes DECOM-FEEC-UNICAMP.
Lógica reconfigurável por hardware
Compiladores, Aula Nº 11 João M. P. Cardoso
GSI008 – Sistemas Digitais
Multiplexadores e Demultiplexadores
ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES I prof. Dr. César Augusto M. Marcon prof. Dr. Edson Ifarraguirre Moreno Projeto de Somador com e sem Sinal Descrição.
SISTEMAS DIGITAIS ALGEBRA DE BOOLE E SIMPLIFICAÇÃO DE CIRC. LÓGICOS
SISTEMAS DIGITAIS CIRCUITOS COMBINACIONAIS
Aula 17 1 Análise Sintáctica Compiladores, Aula Nº 17 João M. P. Cardoso.
UTFPR – Prof. Carlos Raimundo Erig Lima.  Circuitos compostos por lógica seqüencial e por lógica com binacional.  Baseados em flip-flops sincronizados.
Conceitos de Lógica Digital
Exercício 1 (POSCOMP ) De acordo com o teorema de De Morgan, o complemento de X + Y . Z é: X + Y . Z X . Y + Z X. (Y + Z) X . Y . Z.
Infra-Estrutura de Hardware
Tópicos em Arquitetura de Computadores João Angelo Martini Universidade Estadual de Maringá Departamento de Informática Mestrado em Ciência.
ENGA78 – Síntese de Circuitos Digitais
Prof. Celso Cardoso Neto. (2) ALINHAMENTO Caso 1.
ELETRÔNICA DIGITAL Circuitos Aritméticos
1.
Circuitos Lógicos e Álgebra de Boole
Circuitos Combinacionais Exercícios 2 POSCOMP e ENADE
Decodificadores/ Codificadores
Multiplexador O que é isso?.
: canal de voz do utilizador i
UNIDADE LÓGICA ARITMÉTICA (ULA)
Decodificadores e Codificadores
Circuitos Combinacionais Básicos Descrição VHDL
BLOCOS DE CONSTRUÇÃO DE CIRCUITOS COMBINACIONAIS
Aula 1 Eletrônica Digital Codificadores/Decodificadores e Multiplexadores/Demultiplexadores Prof. Wanderley.
Programação Computacional Aula 4: Álgebra Booleana
Eletrônica Digital II ELT013
Introdução à Engenharia de Computação
Colégio da Imaculada Colégio da Imaculada Curso Técnico em Informática
Codificadores e Decodificadores Prof. Lucas Santos Pereira
Circuitos Digitais Multiplexador (MUX) e Demultiplexador (DEMUX)
Circuitos Digitais Prof. Marcio Cunha
Unidade 1 – Mapas de Karnaugh – 2 e 3 variáveis.
Decodificador 2 para 4 (2 : 4)
Transcrição da apresentação:

Decodificador 2 para 4 (2 : 4) Um decodificador N:2N apresenta: N entradas 2N saídas.

Decodificador 3 para 8 (3 : 8)

Decodificador 3 para 8 (3 : 8) Observe que uma Saídai do decodificador acima implementa o minitermo mi das variáveis S2,S1 e S0

Decodificador 3 : 8 O símbolo utilizado para o decodificador é:

Um multiplexador 2N:1 apresenta: 2N entradas de dados N entradas de seleção; 1 saída. Um multiplexador 2N:1 conecta uma de suas 2N entradas à saída

Abaixo está representado um multiplexador 8:1 como sendo uma chave cuja posição corresponde ao número binário apresentado nas entradas de controle A, B e C. A posição da chave mostrada na figura abaixo corresponde aos valores: A = 1, B = 1 e C = 0.

Multiplexador 4 : 1 E0.A0’.A1’ E1.A0.A1’ E2.A0’.A1 E3.A0.A1 A1 A0 S E0 E0 1 E1 E2 E3 E0.A0’.A1’ E1.A0.A1’ S = E0.A0’.A1’ + E1.A0.A1’ + E2.A0’.A1 + E3.A0.A1 E2.A0’.A1 E3.A0.A1

O Multiplexador como um Bloco Lógico Básico Um multiplexador 2N:1 pode implementar qualquer função de N variáveis: Exemplo: Implementar a função booleana:

O Multiplexador como um Bloco Lógico Básico Solução: 1. Mapa de Karnaugh da função

O Multiplexador como um Bloco Lógico Básico 2. conectar as variáveis às entradas de seleção do multiplexador; 3. conectar "0" ou "1" apropriadamente em cada entrada de dados, dependendo do valor de saída desejado; 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 MUX 16:1 f A3 A2 A1 A0 A B C D

Multiplexadores em Cascata Multiplexadores maiores podem ser implementados utilizando-se multiplexadores menores em cascata: Exemplo1: MUX 8:1 construído a partir de dois MUX 4:1 e um MUX 2:1                                                            

Multiplexadores em Cascata Exemplo2: MUX 8:1 construído a partir de quatro MUX 2:1 e um MUX 4:1

Demultiplexador

Demultiplexador Um demultiplexador N:2N apresenta: 1 entrada de dado G (normalmente chamada enable) 2N saídas. N entradas de seleção representando o índice binário i da saída à qual a entrada de dado está conectada; Exemplo: Estrutura interna do demultiplexador 1:2 é:

Demultiplexador 1 : 4

Conexões multi-ponto Multiplexadores e Demultiplexadores podem ser utilizados em conexões multi-ponto. No exemplo abaixo é possível selecionar múltiplas fontes de entrada e múltiplos destinos de saída:

Controlador para display de 7 segmentos Entrada Binária De 4 bits Display de 7 segmentos

Controlador para display de 7 segmentos

Tabela Verdade do controlador Dígito decimal entradas saídas