Exercícios de Dimensionamento de Memórias Cache

Slides:



Advertisements
Apresentações semelhantes
«Forte do Bom Sucesso (Lisboa) – Lápides 1, 2, 3» «nomes gravados, 21 de Agosto de 2008» «Ultramar.TerraWeb»
Advertisements

Coerência de Cache em Multiprocessadores
Integridade de Dados em Memórias Cache
Gerência de Memórias Cache (Mapeamento de Endereços)
Palestras, oficinas e outras atividades
Unidade 7 SEQUÊNCIAS E REGULARIDADES
Vamos contar D U De 10 até 69 Professor Vaz Nunes 1999 (Ovar-Portugal). Nenhuns direitos reservados, excepto para fins comerciais. Por favor, não coloque.
14/10/09 Uma animação possui: Início; Passo; Fim; 1.
Exercício do Tangram Tangram é um quebra-cabeças chinês no qual, usando 7 peças deve-se construir formas geométricas.
Nome : Resolve estas operações começando no centro de cada espiral. Nos rectângulos põe o resultado de cada operação. Comprova se no final.
ARQUITETURAS DE COMPUTADORES II
Para Casa – Montar o cariograma
Curso de ADMINISTRAÇÃO
Análise de regressão linear simples: abordagem matricial
Memórias cache CPU procura por dados em L1, depois em L2 e finalmente na memória principal CPU registradores ALU L1 cache barramento de cache barramento.
DIAGRAMA DE CASOS DE USO PERSPECTIVA CONCEITUAL
SSC541 - SISTEMAS OPERACIONAIS I Aula 13 – Gerenciamento de Memória
Maria Aparecida Castro Livi
1º SEMINÁRIO DO PROJETO MULTIGRID
POTENCIAÇÃO EM R 1. Potência de base real e expoente natural
Rganização de Computadores Melhorias de Desempenho com Pipelines Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de Desempenho.
Rganização de Computadores Hierarquia de Memórias Capítulo 7 – Patterson & Hennessy (seções 7.1 a 7.3) Organização de Computadores Hierarquia de Memórias.
Auditoria de Segurança da Informação
Organização da Memória Principal
Exercício Deseja-se criar um frame-buffer para armazenar uma imagem high color (16 bits) por pixel de 1024 x 768 pixels. Calcule a quantidade de memória.
Experiments with Strassen’s Algorithm: from sequential to parallel
Fraction Action FRACÇÕES.
Hierarquia de Memória Organização da cache
Provas de Concursos Anteriores
AULA 4 Função Exponencial.
MASSAS MEDIDAS
ESTATÍSTICA.
Diagnósticos Educativos = Diagnósticos Preenchidos 100% = 1.539
Arquitetura de Sistemas Operacionais – Machado/Maia 10/1 Arquitetura de Sistemas Operacionais Francis Berenger Machado Luiz Paulo Maia Capítulo 10 Gerência.
Arquitectura de Computadores II
Bolha Posição de máx. W2 Ponto de Estagnação
Cinemática Plana de um Corpo Rígido Cap. 16
MECÂNICA - DINÂMICA Cinemática de uma Partícula Cap Exercícios.
Dinâmica de um Ponto Material: Impulso e Quantidade de Movimento
MECÂNICA - DINÂMICA Dinâmica de um Ponto Material: Impulso e Quantidade de Movimento Cap. 15.
1 António Arnaut Duarte. 2 Sumário: primeiros passos;primeiros passos formatar fundo;formatar fundo configurar apresentação;configurar apresentação animação.
Sistemas Operacionais Escola Politécnica – PUCPR Prof. Luiz Lima
Fundamentos de programação CUDA
Salas de Matemática.
FISCALIZAÇÃO DIRECIONADA CONSERVAÇÃO - FROTA ANO III – Nº 11.
Coordenação Geral de Ensino da Faculdade
FISCALIZAÇÃO DIRECIONADA CONSERVAÇÃO - FROTA ANO IV – Nº 05.
Subsistemas de memória
Progressão Geométrica Matrizes Questão nº01  Na P.G., a posição do termo é...
EXERCÍCIOS PARA GUARDA-REDES
História dos computadores e da programação
Matemática Divertida Potências Docente: Sandra Coelho
1 2 Observa ilustração. Cria um texto. Observa ilustração.
Campus de Caraguatatuba Aula 8: Noções Básicas sobre Erros (2)
Grupo A – Azul Claro, Marrom, Laranja
Agenda - Aula 03 Introdução (Computador Digital) Memória
Estatística Aula 9 – 28/02/2011.
Preleções Científicas Universidade Estadual do Ceará Pró-Reitoria de Extensão Integrais Múltiplas e Integrais de Volume Ministrante: Prof. K. David Sabóia.
CALENDÁRIO SEXY Ele & Ela. CALENDÁRIO SEXY Ele & Ela.
Organização dos sistemas de computadores rr-09-r.01 UC: Organização de Computadores Docente: Prof. MSc. Marcelo Siedler.
Olhe fixamente para a Bruxa Nariguda
Rio Verde - Goiás - Brasil
Inferência Estatística
Cinemática Plana de um Corpo Rígido Cap. 16
Nome alunos 1 Título UC. Título – slide 2 Conteúdo Conteúdo 2.
Campus de Caraguatatuba Aula 9: Noções Básicas sobre Erros (3)
GINÁSTICA LABORAL UM NOVO CAMINHO.
Mapeamento em Memória Cache
Localidade Princípio da localidade è um programa acessa uma
Integridade de Dados em Memórias Cache ARQUITETURAS DE COMPUTADORES II Prof. César Augusto M. Marcon.
Transcrição da apresentação:

Exercícios de Dimensionamento de Memórias Cache ARQUITETURAS DE COMPUTADORES II Exercícios de Dimensionamento de Memórias Cache Prof. César Augusto M. Marcon

Exercícios de Dimensionamento de Cache – Ex 1 Calcular para técnica direta, totalmente associativa e conjunto associativa (4 conjuntos) Divisão de bits do endereço Aproveitamento efetivo da cache (relação entre dados e controle) Número de linhas da cache Quantidade e tamanho das memórias associativas (se for o caso) Dados Área de memória disponível para cache L2 é 512 Kbytes Memória endereçada possui 64 Mbytes (226) Cache deve trabalhar com blocos de 16 palavras de 32 bits

Exercícios de Dimensionamento de Cache – Ex 1 Cache com mapeamento conjunto associativo (4 cj) Divisão de bits do endereço Aproveitamento efetivo 100% (só dados na cache, controle fica nas MAs) Número de linhas da cache Linha com bloco de 16 palavras de 32 bits = 16 * 32 = 512 bits / 8 = 64 bytes Cache tem 512 Kbytes = 512 * 1024 = 524288 bytes / 64 = 8192 linhas Tamanho das memórias associativas Cada linha da MA tem tamanho do Tag = 20 bits (número de linhas da MA é igual ao número de linhas da cache) 4 MAs (uma para cada conjunto) Como a cache tem 8192 e são 4 MAs, cada MA endereça 8192 / 4 = 2048 linhas MA tem 2048 (linhas) * 20 (tag) = 40960 bits / 8 = 5120 bytes / 1024 = 5 Kbytes

Exercícios de Dimensionamento de Cache – Ex 1 Cache com mapeamento totalmente associativo Divisão de bits do endereço Aproveitamento efetivo 100% (só dados na cache, controle fica nas MAs) Número de linhas da cache Linha com bloco de 16 palavras de 32 bits = 16 * 32 = 512 bits / 8 = 64 bytes Cache de 512 Kbytes = 512 * 1024 = 524288 bytes / 64 = 8192 linhas Tamanho da memória associativa Cada linha da MA tem tamanho do Tag = 22 bits MA tem 8192 (linhas) * 22 (tag) = 180224 bits / 8 = 22528 bytes / 1024 = 22 Kbytes

Exercícios de Dimensionamento de Cache – Ex 1 Cache com mapeamento direto Número de linhas da cache Problema  tamanho do Tag  depende do número de linhas da cache que é o que está sendo calculando  Solução: aproximações 12 bits para linha (pode endereçar 4096 linhas da cache) Tamanho da linha = 1+10 (Tag)+512 = 523 bits / 8 = 65,37 bytes  66 Cache tem 512 Kbytes = 512 * 1024 = 524288 bytes / 66 = 7943,75 linhas 14 bits para linha (pode endereçar 16384 linhas da cache) Tamanho da linha = 1+8 (Tag)+512 = 521 bits / 8 = 65,12 bytes  66 13 bits para linha (podendo endereçar 8192 linhas da cache) Tamanho da linha = 1+9 (Tag)+512 = 522 bits / 8 = 65,25 bytes 66 Cache tem 7944 linhas e Tag = 26 (endereço) – 4 (palavra) – 13 (linha) = 9

Exercícios de Dimensionamento de Cache – Ex 1 Cache com mapeamento direto (continuação) Divisão de bits do endereço Aproveitamento efetivo Dados em cada linha: 16 palavras de 32 bits = 512 bits Tamanho total da linha: 1(validade) + 9(tag) + 512(bloco) – 522 bits Aproveitamento = 512 * 100% / 522 = 98,08% Tamanho da memória associativa Não usadas

Exercícios de Dimensionamento de Cache – Ex 2 Calcular para técnica direta, totalmente associativa e conjunto associativa (16 conjuntos) Divisão de bits do endereço Aproveitamento efetivo da cache (relação entre dados e controle). Considere que todos os endereços da memória são válidos, i.e. todos os mapeamentos necessitam bit de validade. Número de linhas da cache Quantidade e tamanho das memórias associativas (se for o caso) Dados Área de memória disponível para cache L2 é 256 Kbytes Memória endereçada possui 256 Mbytes (228) Cache deve trabalhar com blocos de 8 palavras de 16 bits

FIM

Solução do Exercício de Dimensionamento de Cache número 2 Calcular para técnica direta, totalmente associativa e conjunto associativa (16 conjuntos) Divisão de bits do endereço Aproveitamento efetivo da cache (relação entre dados e controle) Número de linhas da cache Quantidade e tamanho das memórias associativas (se for o caso) Dados Área de memória disponível para cache L2 é 256 Kbytes Memória endereçada possui 256 Mbytes (228) Cache deve trabalhar com blocos de 8 palavras de 16 bits

Exercícios de Dimensionamento de Cache – Ex 2 Cache com mapeamento conjunto associativo (16 cj) Divisão de bits do endereço Aproveitamento efetivo 100% (só dados na cache, controle fica nas MAs) Número de linhas da cache Linha com bloco de 8 palavras de 16 bits = 8 * 16 = 128 bits / 8 = 16 bytes Cache tem 256 Kbytes = 256 * 1024 = 262144 bytes / 16 = 16384 linhas Tamanho das memórias associativas Cada linha da MA tem tamanho do Tag = 21 bits 16 MAs (uma para cada conjunto) Como cache tem 16384 e são 16 MAs, cada MA endereça 16384 / 16 = 1024 linhas MA tem 1024 (linhas) * 21 (tag) = 21504 bits / 8 = 2688 bytes / 1024 = 2,625 Kbytes

Exercícios de Dimensionamento de Cache – Ex 2 Cache com mapeamento totalmente associativo Divisão de bits do endereço Aproveitamento efetivo 100% (só dados na cache, controle fica nas MAs) Número de linhas da cache Linha com bloco de 8 palavras de 16 bits = 8 * 16 = 128 bits / 8 = 16 bytes Cache tem 256 Kbytes = 256 * 1024 = 262144 bytes / 16 = 16384 linhas Tamanho da memória associativa Cada linha da MA tem tamanho do Tag = 25 bits MA tem 16384 (linhas) * 25 (tag) = 409600 bits / 8 = 51200 bytes / 1024 = 50 Kbytes

Exercícios de Dimensionamento de Cache – Ex 2 Cache com mapeamento direto Número de linhas da cache Aproximações 12 bits para linha (pode endereçar 4096 linhas da cache) Tamanho da linha = 1+13 (Tag)+128 = 142 bits / 8 = 17,75 bytes  18 Cache tem 512 Kbytes = 256 * 1024 = 262144 bytes / 17,75 = 14768 linhas 15 bits para linha (pode endereçar 32768 linhas da cache) Tamanho da linha = 1+10 (Tag)+128 = 139 bits / 8 = 17,37 bytes  18 Cache tem 256 Kbytes = 256 * 1024 = 262144 bytes / 17,37 = 15091 linhas 14 bits para linha (podendo endereçar 16384 linhas da cache) Tamanho da linha = 1+11 (Tag)+128 = 140 bits / 8 = 17.5 bytes 18 Cache tem 256 Kbytes = 256 * 1024 = 262144 bytes / 17.5 = 14979 linhas Cache tem 14979 linhas e Tag = 28 (endereço) – 3 (palavra) – 14 (linha) = 11

Exercícios de Dimensionamento de Cache – Ex 2 Cache com mapeamento direto (continuação) Divisão de bits do endereço Aproveitamento efetivo Dados em cada linha: 8 palavras de 16 bits = 128 bits Tamanho total da linha: 1(validade) + 11(tag) + 128(bloco) – 140 bits Aproveitamento = 128 * 100% / 140 = 91,42% Tamanho da memória associativa Não usadas