Arquitetura de Computadores Memória - 2 Waldemiro Arruda.

Apresentação em tema: "Arquitetura de Computadores Memória - 2 Waldemiro Arruda."— Transcrição da apresentação:

1 Arquitetura de Computadores Memória - 2 Waldemiro Arruda

2 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória RAM Evolução - DRAM DIP

3 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Formato SIMM 30 vias

4 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Formato SIMM 72 vias

5 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Formato DIMM 168 vias (Dual In Line Memory Module)

6 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Formato DIMM 184 vias (Dual In Line Memory Module)

7 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Formato DIMM 240 vias (Dual In Line Memory Module)

8 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Regular Acesso lento; XT e 286 (DIP e SIMM 30 vias); Ciclo de leitura RAS CAS Leitura dos Dados

9 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia RAS Row Address Strobe Linha onde o dado se encontra; Controlador gera o valor RAS; A linha inteira é ativada;

10 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia CAS Column Address Strobe Coluna onde o dado se encontra; Controlador gera o valor CAS; A procura pelo endereço apontado ocorre somente na linha ativada;

11 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia

12 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia RAS/CAS Entre a ativação do da linha determinada pelo RAS e o envio do CAS para leitura da coluna é necessário um delay; O delay é configurável (em algumas BIOS); Quanto menor o delay, mais rápidas são as leituras, contudo o risco de erro é maior;

13 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Rápida paginação Fast-Page-Mode - FPM; Modo de paginação rápida; 386, 486 e Pentium (SIMM 30 ou 72 vias) Ciclo de leitura 1 RAS CAS Leitura dos Dados;

14 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Rápida paginação Ciclo de leitura 2 Leitura dos Dados; Ciclo de leitura 3 Leitura dos Dados; Ciclo de leitura 4 Leitura dos Dados;

15 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Rápida paginação Ciclo Regular 1 = Ciclo Rápido 1 Ciclo Regular 2 = Ciclo Rápidos 2, 3, 4 Ganho de 30 a 35% Tempo de espera configurável (Timing Memory)

16 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Saída Estendida EDO Extended Data Output O envio do endereço é feito antes do término da leitura anterior; Mais dados em menos ciclos de leitura; SIMM 72 vias (486 e Pentium)

17 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Síncrona SDRAM Synchoronous Dynamic RAM Primeiro modelo de memória que trabalha sincronizado com o ciclo da placa-mãe; Uma leitura por ciclo; 168 vias;

18 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Síncrona Full Page (Envio de até 512 endereços sequencialmente); 60% de ganho na velocidade; Vários bancos de memória; Enquanto lê de um, refresh em outro;

19 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Tempos de ciclo 6-2-2-2 -> 4 endereços / 12 ciclos 4-3-3-3 -> 4 endereços / 16 ciclos 6-3-3-3-3-3-3-3 -> 8 endereços / 27 ciclos 6-1-1-1-1-1-1-1 -> 8 endereços / 13 ciclos

20 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Síncrona Frequências 66 Mhz 100 Mhz 133 Mhz 1 Mhz = 1 milhão de leituras por segundo; 10 leituras = 1 ns (PC-100);

21 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Síncrona CAS Latency Início da Leitura até o envio do valor CAS CL3 – 3 ciclos CL2 – 2 ciclos 6-1-1-1-1-1-1-1 e 5-1-1-1-1-1-1-1

22 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Síncrona SPD – Serial Presence Detect Especificações módulo Frequência Latência CAS Utilizado por programas (Everest, Sandra)

23 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Síncrona

24 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia Síncrona

25 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR Diferença principal: Duas transferências por ciclo Double Data Rate Frequências iguais a SDR, mas duplicada DDR 266 -> Frequência de 133 DDR 333 -> Frequência de 166

26 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR

27 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR SPD – Serial Presence Detect Especificações módulo Frequência Latência CAS Utilizado por programas (Everest, Sandra)

28 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR Mesma frequência da placa-mãe Reduzir frequência Aumentar frequência Problemas Tela azul Travamentos / resets

29 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR

30 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR Dois pentes diferentes, menor frequência; DDR 500 DDR 266 as duas trabalharam a 266.

31 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR CAS Latency Início da leitura até o envio do valor CAS CL3 – 3 ciclos CL2 – 2 ciclos 6-1-1-1-1-1-1-1 6-0,5-0,5-0,5-0,5-0,5-0,5-0,5

32 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR 2 Diferença principal: 4 transferências por ciclo Frequências iguais a SDR, mas quadriplicada DDR2 800 -> Frequência de 200 DDR2 533 -> Frequência de 133 DDR2 533 mais lento que DDR 400

33 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR 3 Diferença principal: 8 transferências por ciclo Chanfro mais próximo ao início/final do módulo; Frequências iguais a SDR, mas octuplicada DDR3 1066 -> Frequência de 133 DDR3 1600 -> Frequência de 200

34 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR 3

35 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR 4 Diferença principal: 16 transferências por ciclo Frequências iguais a DDR3, mas duplicada DDR4 2133 -> Frequência de 133 DDR4 4266 -> Frequência de 266

36 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR 4

37 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Evolução - Tecnologia DDR 4, DDR 5, DDR 6 GDDR4, GDDR5, GDDR6

38 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Timings (Tempos de acesso – Sincronização) A partir do DDR2, a latência para o envio do CAS é medido pelos ciclos do controlador DDR2 533 Latência 4 = DDR 266 Latência 2

39 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Timings (Tempos de acesso – Sincronização) tCL -> Latência CAS/ CAS Latency -> tempo desde o início da leitura até o envio da coluna do endereço tRCD -> RAS to CAS delay -> tempo entre o acesso a uma linha e a uma coluna; tRP -> RAS Precharge Time -> tempo entre duas instruções RAS -> tempo entre acessos a linhas; tRCT -> RAS Active Time -> tempo de acesso a uma linha;

40 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Timings (Tempos de acesso – Sincronização) Quanto menores os valores, mais rápidas as leituras; Quanto menores os valores, maior probabilidade de erro (quando alterado pelo usuário);

41 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Timings (Tempos de acesso – Sincronização) DDR2 800 – 4-4-4-12 Primeiro 4 -> tCL Segundo 4 -> tRCD Terceiro 4 -> tRP 12 -> tRAS -> valor da leitura completa -> normalmente soma dos 3 anteriores;

42 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Capacidade 640 Kb Memória estendida Memória EMS Memória Virtual

43 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Capacidade 286 1Mb RAM 486 4 Mb RAM 32 Bits 3 Gb/ 4Gb 64 bits 128 Gb

44 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Capacidade Limite de 640Kb – Memória Convencional XT, 286, 386, 486, Pentium MS-DOS, Windows 3.1, 3.11, 95, 98

45 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória EMS Memória Expandida Páginas de 64 Kb mapeadas em memória reservada entre os 640Kb (antigo limite) e o 1024 Kb Até o Windows 98;

46 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória Estendida Memória acima dos 1024 Kb; Até o Windows 98;

47 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Capacidade Módulos de 128 Mb Módulos de 256 Mb Módulos de 512 Mb Módulos de 1 Gb Módulos de 4 Gb

48 Gestão da Tecnologia da Informação Arquitetura de Computadores Memória Memória DRAM Unbuffered Memória para desktop Registered Memória para servidores Um pouco mais lenta Mais confiável Maior controle de erro (ECC)