A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

© Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Díodo Quase sempre ocorrem como elementos parasitas em CIs digitais.

Apresentações semelhantes


Apresentação em tema: "© Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Díodo Quase sempre ocorrem como elementos parasitas em CIs digitais."— Transcrição da apresentação:

1 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Díodo Quase sempre ocorrem como elementos parasitas em CIs digitais

2 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Região de deplecção

3 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Corrente de um díodo

4 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Díodo contra-polarizado Modo dominante de operação

5 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Modelos para análise manual

6 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidade de junção

7 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidade de difusão

8 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Modelo de díodo

9 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Parâmetros SPICE

10 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Transístor MOS Polysilicon Aluminum

11 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Conceito de Tensão de limiar

12 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos A tensão de limiar

13 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Efeito de corpo

14 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Característica de um transístor tradicional Quadratic Relationship x V DS (V) I D (A) VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V ResistiveSaturation V DS = V GS - V T

15 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Zona linear de funcionamento

16 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Transístor em saturação Pinch-off

17 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Relação tensão-corrente (canal longo)

18 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Modelo para análise manual

19 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Relação tensão-corrente Dispositivos DSM Linear Relationship -4 V DS (V) x 10 I D (A) VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V Early Saturation

20 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Saturação de velocidade (V/µm) c = 1.5 n ( m / s ) sat = 10 5 Constant mobility (slope = µ) Constant velocity

21 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Comparação I D Canal longo Canal curto V DS V DSAT V GS - V T V GS = V DD

22 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos I D versus V GS x V GS (V) I D (A) x V GS (V) I D (A) quadratic linear Canal longo Canal curto

23 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos I D versus V DS -4 V DS (V) x 10 I D (A) VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V x V DS (V) I D (A) VGS= 2.5 V VGS= 2.0 V VGS= 1.5 V VGS= 1.0 V ResistiveSaturation V DS = V GS - V T Canal longoCanal curto

24 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Modelo unificado para análise manual S D G B

25 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Modelo simples versus SPICE V DS (V) I D (A) Velocity Saturated Linear Saturated V DSAT =V GT V DS =V DSAT V DS =V GT

26 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Transistor PMOS x V DS (V) I D (A) Todas as variáveis são negativas VGS = -1.0V VGS = -1.5V VGS = -2.0V VGS = -2.5V

27 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Modelo de transístor para análise manual

28 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos O transistor como um interruptor

29 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Transístor como interruptor

30 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Transístor como interruptor

31 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Comportamento dinâmico do transístor

32 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidade da porta (gate) t ox n + n + Vista de corte L Òxido de silício x d x d L d Porta de plosilício Vista de cima Gate-bulk overlap Fonte n + Dreno n + W

33 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidade da porta – regimes de operação Cut-off ResistiveSaturation Regiões mais importantes para circuitos digitais: saturação e corte

34 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidade da porta Capacidade em função de VGS (com VDS = 0) Capacidade em função do grau de saturação

35 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidade de difusão fundo Parede lateral parede lateral Canal Fonte N D Channel-stop Substrato W x j L S

36 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidade de junção

37 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Linearização da capacidade de junção Substituir uma capacidade NÃO-LINEAR por uma capacidade equivalente LINEAR que desloque a mesma quantidade de carga para a variação de tensão de interesse

38 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Capacidades de um processo CMOS 0.25 m

39 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos O transístor sub-micrométrico Variação de tensão de limiar Condução "sub-limiar" Resitências parasitas

40 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Variação da tensão de limiar V T L limiar para canal longo limiar para V DS baixo Limiar como função do comprimento (para V DS baixo) Abaixamento de barreira induzida pelo dreno (para pequeno L) V DS V T

41 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Condução "sub-limiar" V GS (V) I D (A) VTVT Linear Exponencial Quadrática Valores típicos para S: mV/década O declive inverso S S é V GS para I D 2 / I D 1 =10

42 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Corrente sub-limiar I D vs V GS V DS de 0 a 0.5V

43 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Corrente sub-limiar I D vs V DS V GS de 0 to 0.3V

44 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Regiões de operação do MOSFET Inversão forte V GS > V T Linear (resistiva) V DS < V DSAT Saturado (corrente constante) V DS V DSAT Inversão fraca (sub-limiar) V GS V T Exponencial em V GS e dependência linear com V DS

45 © Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Resistências parasitas


Carregar ppt "© Digital Integrated Circuits 2nd (J. Rabaey et al) Dispositivos Díodo Quase sempre ocorrem como elementos parasitas em CIs digitais."

Apresentações semelhantes


Anúncios Google