Efeitos em dispositivos de pequenas dimensões.

Apresentação em tema: "Efeitos em dispositivos de pequenas dimensões."— Transcrição da apresentação:

1 Efeitos em dispositivos de pequenas dimensões.
IE733 – Prof. Jacobus Cap. 6 Efeitos em dispositivos de pequenas dimensões. (parte 2)

2 6.4 – Perfuração MOS (punchthrough).
Na 1a parte – Efeitos eletrostáticos p/ pequenas dimensões, porém fracos, em nível de não afetar muito o comportamento do transistor. O critério mais usados para observar integridade dos efeitos eletrostáticos (canal curto) é S pouco dependente de VDS e com valor próximo ao L longo S  80 mV/dec (longo) Para o menor dispositivo aceita-se uma variação de alguns % (~ 5 mV/dec). fig. 6.11 A fig. 6.11b apresenta uma boa característica eletrostática. O deslocamento da curva para esquerda quando VDS ↑ deve-se ao efeito DIBL. VDS2 > VDS1 VDS1 – cheita VDS2 - tracejada DVGS/DVDS < 100 mV/V valores típicos aceitáveis.

3 Fig 6.11a, grande dependência de S com VDS – efeito de perfuração MOS
É uma caso severo de diminuição de barreira que causa um fluxo de elétrons da fonte para o dreno. A integridade eletrostática é violada Também pode ocorrer quando há o encontro das regiões de depleção da fonte e do dreno, na ausência da região de depleção na porta: - perfuração de superfície (dopagem uniforme) - perfuração de corpo (dopagem maior na superfície)

4 Efeitos de perfuração MOS sobre as curvas características:
Perfuração MOS deve ser evitado por construção e não necessita ser modelado em modelos compactos SPICE. Fig 6.21 – “Assinatura de bulk punchthrough”: pouca mudança de S com VDS, porém IDS é fortemente dependente de VDS e independente de VGD na parte inferior da curva caso. fig. 6.21 Nota: tenho sérias dúvidas quanto a isto! Depende muito da razão entre IDS de corpo e de superfície (e possível fuga de junção)

5

6 Parâmetros de ajuste: Dopagem no canal (duas implantações)
Profundidade de junção (LDD ou SDE=Sourse/drain extention) Espessura de óxido de porta

7 6.5 – Saturação da velocidade dos portadores.
Em dispositivos de canal curto, nos efeitos já vistos, a porta não tem um controle completo das cargas no canal. Isto indica que o campo paralelo (longitudinal) ao canal não deve ser desprezível quando comparado ao campo transversal. O efeito mais significante provocado ↑Ex e que dever ser incluído no cálculo de IDS: ↓ meff Defini-se o campo crítico Ec: |vd|  m.|Ex|, |Ex| << Ec |vd|  |vd|max, |Ex| >> Ec Em canal longo, EX << Ec. Em curto não (usar as duas retas). Ec= |vd|max / m |vd|max, 5x106 – 2x107 cm/s (p/ n e p). Ecn=8-30x103 V/cm; Ecp=2-10x104 V/cm

8 6.5 – Saturação da veloc. portadores
outra relação em uso: Para o cálculo de IDS, assumindo somente corrente por deriva: Assumindo m e EC independente do campo longitudinal e integrando:

9 6.5 – Saturação da veloc. portadores
Forte influência na curva IDS-VDS: Para o mesmo VGS, atinge-se a saturação para menores valores de VDS!. O espaçamento entre as correntes é proporcional ao incremento de VGS quando o dispositivo apresenta este efeito, ou seja, a corrente de saturação depende linearmente de VGS -VT!!. ↓L ↑efeitos da saturação da veloc. ↓L V’DS ↓.

10 6.5 – Saturação da veloc. portadores
Exemp. 1 : 6.5 – Saturação da veloc. portadores usando as eq. do cap. 4 e somando o efeito de saturação da veloc. de portadores: VDS ≤ V’DS. Exemp. 2 : dIDS / dVDS = 0: V’DS é menor que o valor V’DS sem o efeito. Se L.Ec tender ao infinito, V’DS=(VGS-VT)/a Exemp. 3 : incluindo os efeitos de modulação (L-lp):

11 6.5 – Saturação da veloc. portadores
fazendo L↓ (V’DS ↓) e lp/L << 1: 6.5 – Saturação da veloc. portadores  dependência linear com VGS-VT Para altos valores de campos, a carga no canal é aproximadamente uniforme pois elas têm praticamente as mesmas velocidades, Vsat. -Q’I  C’ox(VGS -VT) Outro efeito observado: A corrente de dreno é independente de L!! Tempo que os portadores levam para atravessar o canal é proporcional a L e a velocidade é aprox. constante (máxima). Carga total no canal também é proporcional a L.  a corrente (dQ/dt) é independente de L. “Fluxo médio de água saindo de um cano com velocidade constante independe do comprimento do cano” Na verdade, a análise acima é simplificada. Canal curto, considerar efeitos bi-dimensionais – mais complexo! Como vdMAX  p/ n e p; podemos usar Wn ~ Wp em CMOS!

12 6.6 – Efeito de portadores quentes.
O campo longitudinal aumenta da fonte para o dreno. O pico do campo se dá na junção canal-dreno e depende fortemente de L e VDS. Para L(2)↑, o campo crítico ~ coincide com o inicio do estrangulamento. Para L(1)↓, há uma porção do canal antes do estrangulamento onde a velocidade dos portadores satura. Em campos > Ec: Em1> Em2 Ec campo crítico → (Vsat) A velocidade dos portadores não aumenta devido as colisões, porém a energia cinética randômica aumenta. Uma pequena fração de portadores adquirem uma quantidade de energia alta  “portadores quentes”

13 Alguns do elétrons adquirem energia suficiente para produzir ionização por impacto com átomos de silício do cristal, onde são criados novos pares elétron-lacuna  avalanche fraca. Elétrons gerados são atraídos para o dreno; Lacunas geradas são “puxadas” para o substrato, gerando a corrente IDB. Uma fração dos elétrons podem sobrepor a barreira do SiO2, serem injetados no óxido e coletados pela porta.  ↑Nit e modifica Q0,  ↓tempo de vida dos dispositivos.

14 IDB é função do campo, ou, excesso VDS-V’DS
6.6 –Portadores quentes IDB a IDS IDB é função do campo, ou, excesso VDS-V’DS Para um dado VDS e aumentando VGS, ↑ IDS e ↑ IDB aumentando mais VGS, ↑V’DS e (VDS - V’DS) ↓ e o campo no dreno ↓ Ki de 1 a Vi de 10 a 30V. IDB é máx em VGS ~ VDS/2 corrente total de dreno, ID = IDS + IDB

15 Para limitar os efeitos por portadores quentes - LDD
Se tox↓ a corrente de porta (efeito de portadores quentes) não é mais desprezível. Porém o limite de tox é definido pelo efeito de tunelamento e não por portadores quentes, pois ↓ tox, ↓ tensões e campos (escalamento). Para limitar os efeitos por portadores quentes - LDD Parte da região de depleção dentro LDD, G S D n+ n Diminuição do campo elétrico máximo. B n+/n  entre 10 e 100 lightly doped drain LDD

16 6.7 – Escalamento. ↑ velocidade dos circuitos,
↑ quantidade de circuitos por área do chip,  efeitos de canal curto, ... ... “Ajuste do processo de fabricação e das tensões para permitir um funcionamento correto dos dispositivos de dimensões cada vez menores”

17 Escalamento simples, todas as dimensões alteradas pelo mesmo fator
Escalamento simples, todas as dimensões alteradas pelo mesmo fator. Se o campo elétrico mantiver mesma forma de distribuição e magnitude, mantém-se o comportamento de canal longo. Permite aplicar os conceitos desenvolvidos para os dispositivos longos. Por exemplo: Para escalar d por 1/k  escalar NA por k e V por 1/k (supondo bi<<V) assim g(NA) por 1/√k VT por 1/k (tensões) daí VFB + f0 deveria também ser escalado, para isso utiliza-se VFBeff (cap5), através da implantação de íons

18 Quantidade Fator de escala
Dimensões (L,W,tox,dj) 1/k Área 1/k2 Densidade de empacotamento (por área) k2 Concentração de dopagem, NA K Tensões e VT Correntes Dissipação de potência (circuito) Dissipação de potência (por área) 1 Capacitâncias, C Capacitâncias por área, C’ k Cargas, Q Cargas por área, Q’ Intensidade do campo elétrico Coeficiente de efeito de corpo, g 1/k1/2 Tempo de atraso, t Figura de mérito (power-delay product) 1/k3 Escalonamento de campo-constante.

19 Para metais ou poli-silício usados para interconexões:
6.7 - Escalonamento Para metais ou poli-silício usados para interconexões: Larguras das linhas 1/k Espessura das linhas 1/k Área da secção transversal 1/k2 correntes 1/k Daí a densidade de corrente – k ! Problemas de eletromigração (p/ Al: limitar em 1mA/m2). Linhas: resistência escala com k; capacitância com 1/k   = RC = cte. RC fica mais significativo comparado ao tempo de atraso de porta! Solução: escalar espessura da linha com fator menor. Abertura de janelas de contato: Se a área 1/k resistências k2 correntes 1/k Daí a queda de tensão nos contatos vai ser escalado por k, oposto das tensões de polarização!!. Análise similar com a resistência de S/D pela redução de xJ Deve-se então definir algumas regras para o escalamento.

20 Três eras: i) tensão constante (70-90), ii) junções abruptas (90-00) e iii) strained Si engineering (00-...) Reduz  e confiabilidade

21 Ion vs. xJ para Ioff fixo (Era junção abrupta)
XJ menor resulta S menor, permite VT menor, aumenta Ion

22 Dados já demonstrados (segundo o livro):
Quantidade Escalonamento campo constante 1 < k’< k Escalonamento tensão constante Escalonamento tensão quase-constante Escalonamento generalizado W, L 1/k tox 1/k’ NA k k2/k’ V, Vt 1 Algumas previsões são feitas a partir destas regras: - “Limite” tecnologia MOS (??) Dados já demonstrados (segundo o livro): Lmin de 0.04mm (40 nm) Densidade de empacotamento – 108 cm2. Tempo de chaveamento – 10 ps. Freqüência de “clock” para redes digitais – 3 GHz.

23 ITRS2001 – dimensões em nm Ano 04 07 10 13 16 19 22 25 Nó tecnológico 90 65 45 32 15 7 Printed Gate 53 35 18 9 6 4 Physical Gate 37 3 Transistor pMOS L = 6 nm (IBM)

24 Considerações para o limite de escalamento:
Limite para reduzir VDD: manter sinal maior que o ruído. imprecisão no valor de VT, e valor fixo de S, impede reduzir VT.  VDD > 0,5V velocidade de chaveamento e capacidade de corrente em output impõe VDD maior, o que limita o Lmin por BV. Limites de aquecimento ou dissipação de potência: refrigeração por ar forçado: 20 a 40 W/cm2 refrigeração por líquido pode aumentar o valor em uma ordem.  limita o número de transistores por área potência dinâmica = fCV2  limitar a freqüência se T aumenta.

25 6.8 – Efeito das resistências série de fonte e dreno.
O canal do transistor está em série com duas resistências parasitarias, fonte e dreno. R1 – resistência do contato metal e a região n+; R2 – resistência da região difundida n+ e LDD (se houver); R3 – resistência de espalhamento (região n+ /camada de inversão). Novas tecnologias: ↓dJ e AC  ↑R Não é mais desprezível.

26 Séria limitação: RSD % ID improvement com uso de “uniaxial
strained Si” RSD/Rch era menor que 20%, agora tende a 1 ! Ganho pelo strain tende a saturar para L<100nm (nMOS) e L<50nm (pMOS) devido à RSD. Prioridade: reduzir RSD; não adianta melhorar a chave MOS (CNT ?)

27 Efeito de R na corrente de dreno (fig 6.30):
6.8 – Resistência série Efeito de R na corrente de dreno (fig 6.30): VDS = VDS -2.R.IDS ~ ~ supondo VDS << VGS - VT Caso de junções profundas, óxidos não finos e abertura de contatos grandes reduzem o efeito e obtém-se bR, (C’ox.R.W) ~ nulo. Caso contrário, bR torna-se importante e deve ser considerado. Tem o mesmo efeito sobre IDS que a redução da mobilidade efetiva.

28 Difícil distinguir os dois efeitos!
6.8 – Resistência série A característica da curva IDS x VGS é a mesma apresentada para a redução da mobilidade efetiva (cap.4) Se assumir os dois efeitos, deve-se substituir m, por meff na expressão anterior de IDS. Difícil distinguir os dois efeitos! Se (VGS-VT) e R(VGS-VT) << 1: Para manter as resistências de fonte e dreno baixa, elas são cobertas com Ti, Co ou Ni e reagidos termicamente com Si. Salicide (sefl-aligned silicide). Reduz R por 5 a 10.

29 6.9 – Efeito devido a óxido fino e alta dopagem.
Para manter a integridade eletrostática dos dispositivos, diminuindo L e W, deve-se diminuir também a espessura de óxido e aumentar a dopagem. Efeitos mais importantes devido à tendência de escalamento: 1) Diminuição da capacitância de óxido efetiva devido à espessura da camada de inversão e de acumulação e a depleção da porta de poli-silício); 2) Aumento da tensão de limiar devido aos efeitos mecânico-quânticos (QM); 3) Tunelamento através de óxido finos.

30 6.9 – Óxido fino e alta dopagem
Aumento da espessura efetiva do óxido de porta: A camada de inversão ou acumulação não pode ser mais considerada infinitamente fina (cap. 4 – aproximação por folhas de carga). Para calcular o formato dessa camada: Poisson e Schrödinger dm distância entre a centróide das cargas na camada de inversão (acumulação) e a superfície; tox é a espessura “elétrica” do óxido. ^ ^  dm ou (tox –tox) ↑ se tox ↓, pois Q’B ↑ com ↑ de NA.

31 6.9 – Óxido fino e alta dopagem
Depleção no poli-silício da porta: Dependendo da dopagem do poli-silício pode ocorrer a depleção na porta quando a camada de inversão é formada. A depleção resulta numa diminuição da espessura do óxido, (efeito fisicamente diferente de dm). Se a porta depletar uma profundidade, dp daí: dp é dependente da polarização!!! Solução: usar metal como material de porta.

32 6.9 – Óxido fino e alta dopagem
Aumento da tensão de limiar devido aos efeitos mecânico-quânticos; Outro efeito quântico que também aumenta com o escalamento: Potencial de superfície (Dys) necessário para inversão forte. dependente da dopagem (g).

33 6.9 – Óxido fino e alta dopagem
Tunelamento através do óxido de porta; Para a tecnologia abaixo de 0.13mm, tox ~ 20 Å. Quando a espessura da barreira do óxido torna-se muito pequena, mais elétrons podem tunelar por ela. Limite para tox ~ 16 Å. Para resolver: substituir o isolante por um outro com constante dielétrica maior  tin ; tunelamento  para um mesmo C’ox. Intenso tema de pesquisa!!!