A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática (FACIN-PUCRS) Introdução a Organização de Computadores Parte 2 – Uma Re-Introdução.

Apresentações semelhantes


Apresentação em tema: "Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática (FACIN-PUCRS) Introdução a Organização de Computadores Parte 2 – Uma Re-Introdução."— Transcrição da apresentação:

1 Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática (FACIN-PUCRS) Introdução a Organização de Computadores Parte 2 – Uma Re-Introdução a Sistemas Digitais (com VHDL) Ney Calazans Última alteração: 23/09/2011

2 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Sumário 1 - Sistemas Digitais 2 - Projeto e Fabricação de SDs 3 - SDs Combinacionais e Sequenciais 4 - Taxonomia de SDs 5 - O Processo de Projeto de SDs 6 - Componentes Digitais Importantes em Organização de Computadores Org_Comp

3 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 1 - Sistemas Digitais – Definição Estrutural Sistema Digital Processamento Numérico de Informação EntradasSaídas E(1) C(1) E(2) E(K-2) E(K) E(K-1) S(1)C(K+1) S(2) S(3) S(L) S(L-1) C(2) C(K-2) C(K-1) C(K) C(K+2) C(K+3) C(K+L-1) C(K+L) Sistema Digital – Um Aparato dotado de conjuntos finitos de entradas e saídas e capaz de processar informação representada sob forma numérica. Em francês, systèmes numériques!

4 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Sumário 1 - Sistemas Digitais 2 - Projeto e Fabricação de SDs 3 - SDs Combinacionais e Sequenciais 4 - Taxonomia de SDs 5 - O Processo de Projeto de SDs 6 - Componentes Digitais Importantes em Organização de Computadores Org_Comp

5 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 2 - Projeto e Fabricação de Sistemas Digitais « Três ramos do conhecimento científico envolvidos: © Ciência da Computação © Física de Semicondutores © Matemática Aplicada Ciência da Computação Física de Semicondutores Métodos de Fabricação Auxiliada por Computador Métodos de Modelagem de Processos Físicos Métodos de Projeto Auxiliado por Computador Engenharia de Sistemas Digitais VLSI Sistemas VLSI Matemática Aplicada

6 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 2 - Projeto e Fabricação de SDs VLSI « Projeto de SDs - método p/ desenvolver plano de um SD manufatura automática « Estilo de Projeto - conjunto de métodos « Base da tecnologia atual - processos planares de fabricação « CI VLSI moderno - pastilha de 1cm 2 de lado, espessura < 1mm, mais 10 9 dispositivos « Parâmetro de base - min-feature-size: em ,25µm/ em ,18µm e 0,12µm; hoje 0,028µm ou 28nm!! Um fio de cabelo = ~70 m de diâmetro, oco. É possível passar 19,6 milhões de fios da tecnologia 28nm por dentro de um único fio de cabelo!!

7 /www.inf.pucrs.br/~calazans/orgcomp_EC.html chip circuitos de teste 2 - Processos Planares de Fabricação silicon wafer ou bolacha de silício

8 /www.inf.pucrs.br/~calazans/orgcomp_EC.html As zonas em azul claro e escuro representam duas camadas de metal (no caso, fios de alumínio) CPU da HP (1987) transistores 2 - Um Exemplo de Circuito Integrado

9 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 2 - Um Microprocessador – Pentium-Pro

10 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 1 - Motivação TecnologiaCMOS 65nm Interconexões1 poly, 8 metal (Cu) Transistores100 Milhões Área do Chip275 mm 2 Área do Tijolo3 mm 2 Encapsulamento 1248 pinos, 14 camadas, 343 pinos E/S Estado da Arte em Processadores – exemplo de chip de pesquisa da Intel

11 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 2 - Projeto e Fabricação de SDs – a lei de Moore « A densidade de Circuitos Integrados dobra a intervalos regulares de 18 meses Gordon E. Moore, (1965)

12 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Sumário 1 - Sistemas Digitais 2 - Projeto e Fabricação de SDs 3 - SDs Combinacionais e Sequenciais 4 - Taxonomia de SDs 5 - O Processo de Projeto de SDs 6 - Componentes Digitais Importantes em Organização de Computadores Org_Comp

13 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 3 - SDs Combinacionais e Sequenciais « SD Combinacional - comportamento de cada saída descrito como função exclusivamente dos valores instântaneos das entradas A B A B A^B

14 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 3 - SDs Combinacionais e Sequenciais SD Seqüencial - qualquer SD que não possa, em geral atender à definição de SD combinacional Oscilador em Anel Captura de Zeros 1 bit de RAM

15 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 3 - Armazenamento de Informação e Estado « Em geral, laço de realimentação implica armazenar informação, e conceito de estado Contra-exemplo: circuito com realimentação, contudo combinacional Estado - excluindo realimentações redundantes, cada configuração distinta de valores destas

16 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 3 - SDs Combinacionais e Sequenciais « Definição de tipos de SDs baseada em estados © Todo SD é um SD seqüencial © SD combinacional - possui apenas 1 estado © SD estritamente seqüencial - sob mesmas condições, possui mais de um estado

17 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Sumário 1 - Sistemas Digitais 2 - Projeto e Fabricação de SDs 3 - SDs Combinacionais e Sequenciais 4 - Taxonomia de SDs 5 - O Processo de Projeto de SDs 6 - Componentes Digitais Importantes em Organização de Computadores Org_Comp

18 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 4 - Taxonomia de SDs « Fundamental - escolha de critérios de classificação adequados « Ortogonalidade - meta da escolha de critérios « Critérios - podem depender de diversas características físicas, de uso, de construção, de custo, etc. « Critérios: personalizabilidade, programabilidade, retenção da personalização, complexidade, forma de produção, relação entradas/saídas, pressupostos de sincronismo, etc.

19 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Uma Classificação de CIs baseada em quatro critérios flexibilidade

20 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Blocos com função lógica programável Canal Linhas de conexão 4 - Circuitos FPGA

21 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Sumário 1 - Sistemas Digitais 2 - Projeto e Fabricação de SDs 3 - SDs Combinacionais e Sequenciais 4 - Taxonomia de SDs 5 - O Processo de Projeto de SDs 6 - Componentes Digitais Importantes em Organização de Computadores Org_Comp

22 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 5 - O Processo de Projeto de SDs « Processo de Projeto - descrição inicial (especificação) descrição final (projeto final ou detalhado) « Diferença entre especificação e projeto final - quantidade de informação « Informação no projeto final permite fabricar automaticamente (ou quase) o SD « Problema - controlar a complexidade de projeto VLSI!

23 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 5 - Níveis de Abstração de Projeto

24 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 5 - O Processo de Projeto de SDs « Problema derivado - complexidade impede passagem direta especificação projeto final; « Solução - decomposição hierárquica do processo de projeto, continuum de descrições; « Complexidade requer organização da hierarquia de descrições - modelos para representar o processo de projeto.

25 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 5 - Modelo de Suzim « Critério: nível de abstração. Validação Síntese Nível de Abstração i+1 Nível de Abstração i Extração Otimização ValidaçãoOtimização... Transformação entre níveis (aresta) = ferramenta de projeto Nível de abstração (vértices) = conjunto de descrições « Suzim propõe modelo unidimensional « Nível de abstração = quantidade de informação

26 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 5 - Modelo de Gajski-Kuhn ou Diagrama Y « Modelo bidimensional « Critérios: nível de abstração e domínio de descrição « Domínio de descrição = tipo de informação Elétrico Lógico Arquitetural Sistêmico Domínio EstruturalDomínio Comportamental Domínio Físico Processadores, Memórias, Barramentos Registradores, ULAs, Muxs, Decods Portas Lógicas, Biestáveis Transistores, LinearesFunções de Transferência, Equações Diferenciais Expressões Booleanas, Tabelas de Transição HDLs, Transferência entre Registradores Processos Comunicantes, Algoritmos Placas, Módulos Multi-chip Planta Baixa de Blocos de CIs Planta Baixa de Células Lógicas "Layout" de Transistores e Lineares Círculo = nível de abstração, eixo = domínio de descrição Intersecção círculo-eixo (vértices) = descrição Transformação entre níveis (aresta no grafo) = ferramenta

27 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Mais abstração Eixo Comportamental Sistêmico Algorítmico Micro arquitetural Lógico Elétrico Eixo Estrutural Eixo Geométrico Circuito Real (fabricado) idéia

28 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Eixo Comportamental Sistêmico Algorítmico Micro arquitetural Lógico Elétrico Eixo Estrutural Eixo Geométrico processadores, memórias, barramentos módulos de hardware registradores, multiplexadores, operadores Portas lógicas, flip-flops Transistores, resistores, capacitores, indutores processadores, memórias, barramentos módulos de hardware registradores, multiplexadores, operadores Portas lógicas, flip-flops Transistores, resistores, capacitores, indutores Leiaute das máscaras, retângulos, polígonos Células de biblioteca, modelos de posição de pinos Macro-células, planta baixa de blocos Módulos, clusters, cores, planos de clock/alimentação Partições físicas, componentes, placas Leiaute das máscaras, retângulos, polígonos Células de biblioteca, modelos de posição de pinos Macro-células, planta baixa de blocos Módulos, clusters, cores, planos de clock/alimentação Partições físicas, componentes, placas Funções de transferência, equações diferenciais Equações booleanas, tabelas verdade, BDDs Máquinas de estado finitas, operações Algoritmos Especificações funcionais Funções de transferência, equações diferenciais Equações booleanas, tabelas verdade, BDDs Máquinas de estado finitas, operações Algoritmos Especificações funcionais

29 /www.inf.pucrs.br/~calazans/orgcomp_EC.html EDIF LEF / DEF Spice VHDL C, C++, Hardware C Java Spice CIF, GDS2 Eixo Comportamental Sistêmico Algorítmico Micro arquitetural Lógico Elétrico Eixo Estrutural Eixo Geométrico processadores, memórias, barramentos módulos de hardware registradores, multiplexadores, operadores Portas lógicas, flip-flops Transistores, resistores, capacitores, indutores Leiaute das máscaras, retângulos, polígonos Células de biblioteca, modelos de posição de pinos Macro-células, planta baixa de blocos Módulos, clusters, cores, planos de clock/alimentação Partições físicas, componentes, placas Funções de transferência, equações diferenciais Equações booleanas, tabelas verdade, BDDs Máquinas de estado finitas, operações Algoritmos Especificações funcionais

30 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Eixo Comportamental Sistêmico Algorítmico Micro arquitetural Lógico Elétrico Eixo Estrutural Eixo Geométrico processadores, memórias, barramentos módulos de hardware registradores, multiplexadores, operadores Portas lógicas, flip-flops Transistores, resistores, capacitores, indutores Leiaute das máscaras, retângulos, polígonos Células de biblioteca, modelos de posição de pinos Macro-células, planta baixa de blocos Módulos, clusters, cores, planos de clock/alimentação Partições físicas, componentes, placas Funções de transferência, equações diferenciais Equações booleanas, tabelas verdade, BDDs Máquinas de estado finitas, operações Algoritmos Especificações funcionais 1- síntese 2- simulação 3- mapeamento 4- place&route 5- fabricação Processo Clássico de Sistemas Digitais (projeto RTL, do inglês, Register Transfer Level)

31 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Sumário 1 - Sistemas Digitais 2 - Projeto e Fabricação de SDs 3 - SDs Combinacionais e Sequenciais 4 - Taxonomia de SDs 5 - O Processo de Projeto de SDs 6 - Componentes Digitais Importantes em Organização de Computadores Org_Comp

32 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Circuitos Combinacionais « Portas lógicas Elementares, Vetores de Portas Lógicas « Somadores / Subtratores « Multiplexadores « Decodificadores « Comparadores « ULA Circuitos Sequenciais « Flip-flops e Registradores (deslocamento, carga paralela, acumulador, serial-paralelo, etc.) « Contadores (binário e outros, up, down, up- down, etc.) « Memórias RAM « Máquina de Estados 6 - Componentes Digitais Importantes em OrgComp

33 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 6 - Portas lógicas Elementares, Vetores de Portas A <= B and C; -- Implementa o quê em VHDL? « Uma porta AND de duas entradas, se A, B e C forem fios « Um vetor de n portas AND de duas entradas, caso A, B e C sejam vetores de n bits « Notem, se A, B, C não tiverem todos a mesma largura Erro de sintaxe em VHDL! « O mesmo vale para outras portas A <= B and C and D; « Esta descrição muda a(s) portas AND de duas entradas para ANDs de três entradas

34 /www.inf.pucrs.br/~calazans/orgcomp_EC.html 6 - Portas lógicas Elementares, Vetores de Portas A <= B nand C; « Cuidado com lógica negada! A linha acima implementa uma ou mais porta(s) NAND de duas entradas A <= B nand C nand D; « Esta descrição é um erro de sintaxe! Porquê? A <= B nand (C nand D); « Esta descrição compila OK, mas o que ela gera? © Isto não é (não são) uma NAND (NANDs) de 3 entradas! A <= not (B and (C and D)); « Isto é (são) uma NAND (NANDs) de 3 entradas! « Ou seja, cuidado com lógica negada!!

35 /www.inf.pucrs.br/~calazans/orgcomp_EC.html Circuitos Combinacionais Portas lógicas Elementares, Vetores de Portas Lógicas « Somadores / Subtratores « Multiplexadores « Decodificadores « Comparadores « ULA Circuitos Sequenciais « Flip-flops e Registradores (deslocamento, carga paralela, acumulador, serial-paralelo, etc.) « Contadores (binário e outros, up, down, up- down, etc.) « Memórias RAM « Máquina de Estados 6 - Componentes Digitais Importantes em OrgComp


Carregar ppt "Pontifícia Universidade Católica do Rio Grande do Sul Faculdade de Informática (FACIN-PUCRS) Introdução a Organização de Computadores Parte 2 – Uma Re-Introdução."

Apresentações semelhantes


Anúncios Google