Concepção de Circuitos e Sistemas Integrados João Paulo Cunha Bolsa Voluntária/PIBIC Prof. André Augusto Mariano, Ph.D. / Bernardo R. B. A. Leite, Ph.D.

Apresentação em tema: "Concepção de Circuitos e Sistemas Integrados João Paulo Cunha Bolsa Voluntária/PIBIC Prof. André Augusto Mariano, Ph.D. / Bernardo R. B. A. Leite, Ph.D."— Transcrição da apresentação:

1 Concepção de Circuitos e Sistemas Integrados João Paulo Cunha Bolsa Voluntária/PIBIC Prof. André Augusto Mariano, Ph.D. / Bernardo R. B. A. Leite, Ph.D. Introdução e objetivos: RFID é um método de identificação eletrônica que usa frequência de rádio para ler/escrever dados em dispositivos chamados tags RFID. As tags obtém energia das ondas incidentes de rádio frequência emitidas da base[1] e podem ser usados em pessoas, animais ou produtos para identificação de forma automática. A meta é projetar um retificador, para uso de tags de circuito RFID de baixo consumo, com 915 MHz usando transistores zero V th. O retificador deverá possuir uma sensibilidade inferior à -15 dBm de potência, ocupando uma superfície de silício menor que 0,025 mm 2. Deverá ser capaz de fornecer uma corrente de até 400 uA para o modo escrita. Método: Um estágio contém geralmente 4 capacitores e cada placa usa uma área considerável de silício. Ele é o elemento crítico em termo de área usada e esta pesquisa visa propor um retificador que usa apenas 2 capacitores. A saída do retificador foi fixada em 1,25V e a entrada em 350mV. O uso de vários estágios possibilita a diminuição da área ocupada pelo capacitor, ao passo que, um retificador com poucos estágios utiliza menos capacitores. Foi determinado, com ajuda de simulações, que para retificadores com menos de 4 estágios não se alcança níveis de tensão superior a 1V. O mínimo de estágios alcançados, portanto, é de quatro estágios. Resultados e discussão : Foi possível projetar um retificador UHF usando a tecnologia de transistor de 130nm de comprimento de canal com zero V th. O uso de transistores com a tecnologia zero V th proporcionou a construção de um retificador que não usa circuito adicional de cancelamento de V th. Os circuitos de cancelamento de V th geralmente utilizam 2 capacitores por estágio para realizar a sua função e cada capacitor ocupa uma área considerada de silício no circuito. Para o retificador projetado nesta pesquisa, foi utilizado 4 estágios com 2 capacitores de 1,6pF por estágio. Cada capacitor ocupa uma área de 0,000795mm 2 no silício, ou seja, para o retificador em questão, há uma área de 0,00631mm 2 ocupada pelos capacitores do circuito. Isso significa também que será economizada a mesma área pela ausência do circuito de cancelamento. Foi obtido, assim, um retificador com área de integração de 0,010432mm 2 (41,73% do limite imposto). O layout do circuito foi implementado usando o conceito de modularidade, facilitando o design para vários estágios. Conclusões: Foi projetado um retificador UHF capaz de fornecer uma corrente de até 400 uA no modo escrita usando uma área de 0,010432mm 2 em silício. Esse valor corresponde a 42% do limite estabelecido para o projeto. Esta pesquisa também mostrou a aplicabilidade de transistores zero V th, onde em retificadores de etiquetas foi possível diminuir significativamente o tamanho do circuito. Referências: [1] Shu-Yi Wong, Chunhong Chen. Power efficient multi-stage CMOS rectifier design for UHF RFID Tags.No VLSI journal. NO.44 (2011) 242-255, Março 2011.