Germano Maioli Penello Microeletrônica Germano Maioli Penello http://www.lee.eng.uerj.br/~germano/ Sala 5145 (sala 17 do laboratorio de engenharia elétrica) Aula 13 1

Resistores Os valores dos resistores e capacitores em um processo CMOS são dependentes da temperatura e da tensão (~10-6/oC). Coeficiente de temperatura R aumenta com a T  Coeficiente de temperatura de primeira ordem TCR1 também varia com a temperatura!

Resistores A resistência também se altera com a aplicação de tensão. O coeficiente de tensão é dado por VCR: V é a tensão média aplicada nos terminais do resistor. Este fenômeno é observado principalmente por causa da largura da região de depleção entre o poço-n e o substrato que altera a resistência de folha.

Resistores Guard ring Todo circuito de precisão está sujeito a ruídos do substrato (corrnete em circuitos adjacentes influenciando os vizinhos) Guard ring num resistor O guard ring (implantação de p+ entre os circuitos) é um método simples de reduzir o ruído. Mantém o potencial em volta do circuito Protege o circuito de injeção de portadores indesejadas vindas do substrato.

Resistores Leiaute interdigitated O casamento de valores entre os resistores pode ser melhorado com o design abaixo Variações devido ao processo em diferentes regiões do substrato são minimizadas Note que a orientação dos resistores é a mesma (vertical) Os resistores tem essencialmente os mesmos efeitos parasíticos.

Resistores Leiaute common-centroid (centro comum) O casamento de valores entre os resistores pode ser melhorado também com o design abaixo Variações devido ao processo em diferentes regiões do substrato são minimizadas Note que a orientação dos resistores é a mesma (vertical) Os resistores já não tem essencialmente os mesmos efeitos parasíticos.

Resistores Leiaute common-centroid (centro comum) vs. interdigitated Resistor A teria 20W e B teria 16W Resistor A teria 18W e B teria 18W. Melhor casamento entre os resistores

Resistores Leiaute common-centroid (centro comum) O Leiaute common-centroid melhora o casamento de MOSFETs e capacitores também!

Resistores Elementos dummy (falso, postiço) Difusão desigual devido a variações de concentração de dopantes levaria a um descasamento entre elementos. O elemento dummy não tem função elétrica nenhuma, ele é normalmente aterrado ou ligado ao VDD em vez de ficarem flutuando.

Capacitores Processos CMOS podem conter uma segunda camada de polisilício chamada poly2. Importante para: Capacitores poly-poly MOSFETs Dispositivos de portas flutuantes (EPROM, memória FLASH, por exemplo)

Capacitores Leiaute e seção reta C´ox – capacitância por área Espessura entre as camadas poly (tox) é a mesma do GOX.

Capacitores Leiaute e seção reta C´ox – capacitância por área Espessura entre as camadas poly (tox) é a mesma do GOX. Capacitância mínima 100 fF e 10 fF (longo e curto, respectivamente)

Capacitores Parasíticos A maior capacitância parasítica é a entre o poly1 e o substrato (bottom plate parasitic –parasítico da placa inferior). Pode chegar a 20% do valor de capacitância desejado entre poly1 e poly2.

Capacitores Dependência com tensão e temperatura Coeficiente de temperatura: Coeficiente de tensão:

MOSFET Já sabemos como criar um MOSFET, a partir de agora veremos os detalhes de como otimizar o leiaute de um MOSFET para reduzir os efeitos parasíticos.

MOSFET Difusão lateral O dopante difunde lateralmente criando um MOSFET de comprimento Leff

MOSFET A implantação LDD (lightly doped drain) é feita para minimizar a difusão lateral. Depois da LDD é feita a deposição de um espaçador e só então a dopagem p+ ou n+ é realizada.

MOSFET A implantação LDD (lightly doped drain) é feita para minimizar a difusão lateral. Depois da LDD é feita a deposição de um espaçador e só então a dopagem p+ ou n+ é realizada. Imagem mais realística da difusão

MOSFET Oxide encroachment (invasão do óxido) O óxido invade a região ativa e reduz a área do transistor. Para compensar, o leiaute pode ser aumentado antes de fazer a máscara que define a região ativa.

MOSFET Capacitância parasítica de depleção de fonte e dreno Modelo SPICE: Não confundir capacitância de depleção (polarização reversa) com capacitância de difusão (polarização direta)!

MOSFET Resistência parasítica de fonte e dreno O comprimento da região ativa aumenta a resistência parasítica em série com o MOSFET, determinada pelo número de quadrados na fonte (NRS) e dreno (NSD) NRS = comprimento da fonte / largura da fonte Resistência de folha incluída no modelo SPICE como rsh (confira o valor no processo C5)

MOSFET Long-length (Comprimento longo) O que está faltando neste leiaute para construir um MOSFET real? O comprimento é obtido pela interseção entre o poly e a região ativa (acompanhando o sentido da corrente). Veremos adiante no curso que o MOSFET de comprimento longo tem uma resistência efetiva de chaveamento mais elevada

MOSFET Large-Width (Largura grande) O que está faltando neste leiaute para construir um MOSFET real? A largura é obtido pela interseção entre o poly e a região ativa. (perpendicular ao sentido da corrente) Conexão em paralelo Largura total é a soma das larguras

MOSFET A mesma abordagem pode ser feita para aumentar o comprimento do MOSFET Nomenclatura 10/2 comprimento largura Conexão em série

MOSFET Capacitância parasítica As capacitância parasíticas dependem da área da regíão ativa. Num desenho com números pares de capacitores, a região ativa de um terminal é maior que a do outro. Neste desenho, a área do S é maior que a do D.

MOSFET Capacitância parasítica Para obter boa resposta a altas frequências, é desejado que a capacitância maior seja aterrada (para NMOS) ou conectada ao VDD (PMOS) Maior capacitância

MOSFET Capacitância parasítica Para obter boa resposta a altas frequências, é desejado que a capacitância maior seja aterrada (para NMOS) ou conectada ao VDD (PMOS) Menor capacitância Maior capacitância Verifique a descarga dos capacitores da figura à direita considerando o MOSFET como chave.

MOSFET Capacitância parasítica Para obter boa resposta a altas frequências, é desejado que a capacitância maior seja aterrada (para NMOS) ou conectada ao VDD (PMOS) Menor capacitância Maior capacitância A menor capacitância descarrega pelos dois capacitores (maior resistência no caminho de descarga) enquanto a maior capacitância não carrega nem descarrega.

MOSFET Capacitância parasítica Dispositivo operando na região de inversão forte (strong inversion region) Canal formado entre o dreno e a fonte Capacitância não depende da extensão da difusão lateral

MOSFET Capacitância parasítica Dispositivo operando na região de depleção. Não há canal entre o dreno e fonte. Capacitância depende da extensão da difusão lateral Os parâmetros CGDO (gate-drain overlap capacitance) e CGSO são estipulados no modelo SPICE. Confira os valores no modelo do processo C5.

MOSFET Capacitância parasítica Os modelos do MOSFET devem incluir capacitâncias entre seus terminais e que essas capacitâncias dependem da região de operação do MOSFET. Quantos transistores temos nesta imagem? Imagem SEM