Simulador de Sistema Embutido Multiprocessador - A arbitragem e o Encaminhamento das Mensagens Alunos: Filipe Teixeira Nelson Ferreira Orientadores: Nuno Lau (UA), Orlando Moreira (Philips) Colaborador: Arnaldo Oliveira (UA)
Tarefa 1 Implementação das instruções jump e bne, no MIPSSystemC.
Tarefa 2 Modelação em SystemC de vários componentes e respectivas testbenches Registo parametrizável de “N” bits com reset assíncrono Multiplexer 2:1 parametrizável de “N” bits Contador síncrono crescente parametrizável de “N” bits com reset assíncrono e entrada síncrona para carregamento paralelo Somador parametrizável de “N” bits Memória RAM síncrona parametrizável de “2^A” palavras de “D” bits cada
Tarefa 3 Case Study: Modelação, simulação, implementação e teste de uma UART Especificação da UART Modelação em C++ Modelação em SystemC Modelação em VHDL Implementação em FPGA
Especificação da UART A comunicação da UART com o CPU é sincrona e efectuada nos flancos descendentes do clock Modelo de programação Portos de comunicação entre CPU e UART: reset enable write config dataIn dataOut Portos de comunicação RS232: RXD TXD Diagramas Temporais Operações CPU Recepção Transmissão
Modelação em C++ Classe UART
Modelação em SystemC A modelação em C++ foi efectuada com vista a uma fácil conversão para SystemC, nomeadamente o uso de funções independentes que foram convertidas em métodos. A modelação em c++ permite-nos obter um executável onde podemos testar a funcionalidade do nosso modelo, com o SystemC temos a capacidade de aproximar a modelação ao Hardware.
Tarefas a executar Modelação em VHDL Implementação da UART numa FPGA Manual Com ferramentas de conversão SystemC-VHDL Implementação da UART numa FPGA Elaboração de um artigo para publicação na revista do Departamento sobre modelação de hardware em C++, SystemC e VHDL