Execução Especulativa

Slides:



Advertisements
Apresentações semelhantes
Paralelismo em Máquinas Multiprocessadas
Advertisements

PIPELINE (continuação).
WebDesign Redes de Computadores Aula 07
O Sistema de Computação
A Interface entre Processadores e Periféricos
Linguagem de Montagem Visão geral.
Arquitetura de Computadores
Aula 06: Introdução ao Pipelining, Hazards Estruturais e Forwarding
Introdução Arquitectura com unidade de controlo uniciclo.
0. Introdução.
MIPS PIPELINE.
MIPS MULTICICLO Fluxo de Dados e Controle
Arquitetura de Sistemas Operacionais
Processo de Pipelining (exemplo da lavanderia)
MC542 Organização de Computadores Teoria e Prática
Processador Intel Itanium
Daniel M. Aquino, Marcelo C. Perez, Thais A. B. Fernandes
Douglas Gameiro Diniz RA: Fernando Mendonça Maranho RA:016089
MO401 – Arquitetura de Computadores I
Arquiteturas Superescalares
Paralelismo em nível de instrução: Arquiteturas VLIW Grupo 01: Júlia Martinez Perdigueiro ra Tatiane Baggio Borili ra
Técnicas de Predição de Desvios
Arquiteturas Diferentes
NEC Earth Simulator. Apresentação Hardware Software Instalações Desempenho.
Sistemas Operacionais
Pipeline.
SSC114 Arquitetura de Computadores Pipeline - Predição de desvios
SSC144 Arquitetura de Computadores Introdução
Maria Aparecida Castro Livi
Xtensa LX Processador Configurável Tensilica
Rganização de Computadores Melhorias de Desempenho com Pipelines - Parte B - Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de.
Rganização de Computadores Melhorias de Desempenho com Pipelines Capítulo 6 – Patterson & Hennessy Organização de Computadores Melhorias de Desempenho.
Melhorando o desempenho com pipeline
Y86: Encadeamento de Instruções (PIPE)
Processadores – Aula 3 Professor: André Luis Meneses Silva
Processadores – Aula 3 Professor: André Luis Meneses Silva
Introdução aos conceitos de Teste de Software
REDUNDÂNCIA POR SOFTWARE
PROGRAMAÇÃO I UNIDADE 1.
Prof. Felipe Ferreira de Oliveira
Unidade Central de Processamento
Unidade Central de Processamento
Representação de Instruções
Do alto-nível ao assembly
Família Intel P5 e P6 P5 P6 NetBurst Incluindo cache L2.
Subsistemas de memória
Organização e Arquitetura de Computadores
Suporte de hardware à multiprogramação
Agenda - Aula 2 Introdução (Computador Digital) Processadores
Davi de Andrade Lima Castro RA:  A plataforma C6000: ◦ Ponto-fixo:  C62x  C64 / C64x+ ◦ Ponto-flutuante:  C67x / C67x+ ◦ Arquitetura VLIW:
Contextualização de Paralelismo em nível de instrução
INTRODUÇÃO.
Computação L1: Infra-Estrutura Básica
Software Básico Nível ISA Capítulo 5 Mitsuo Takaki
Arquitetura de Sistemas Operacionais
Bruno C. Bourbon Jarbas J. de O. Júnior {bcb, cin.ufpe.br
Sistemas Operacionais Prof. Fabiano Sabha
Conceitos de thread Faculdade PITÁGORAS – Outubro de 2012
A Linguagem de Máquina – Desvios e Laços
Conceitos Avançados de Arquitetura de Computadores Arquiteturas RISC Reduced Instruction Set Computer 6.
Parte 3 Seção de Dados e Unidade de Controle
Sistemas Operacionais
Slides before 1st Section Divider
1  1998 Morgan Kaufmann Publishers Paulo C. Centoducatte – MC542 - IC/Unicamp- 2006s Prof. Paulo Cesar Centoducatte
Prof. André Luis M. Silva Hierarquia de Memória Prof. André Luis M. Silva
Arquitetura de Computadores Processadores 2 Waldemiro Arruda.
Memória Cache.
Introdução ao Processamento Vetorial
EA869 Modos de Endereçamento Faculdade de Engenharia Elétrica e de Computação (FEEC) Universidade Estadual de Campinas (UNICAMP) Prof. Levy Boccato 1.
Construção de Via de dados Trabalho Avaliativo do Primeiro Bimestre. Marcos André de Sena Silva.
Transcrição da apresentação:

Execução Especulativa Conceitos, Princípios e Técnicas Patrícia Pilisson Côgo RA 041481 Campinas, Novembro/2005

Agenda Introdução Técnicas de Execução Especulativa Especulação de Controle Branch Prediction Eager Execution Disjoint Eager Execution Especulação de Dados Endereço Valor Tratamento de Exceções

Introdução Processadores com Pipeline Paralelismo a Nível de Instrução Dependências: Controle Dados

Introdução Execução Especulativa Localidade Valor Tempo Espaço

Técnicas de Execução Especulativa

Especulação de Controle Branch Prediction Direção Endereço Alvo Eager Execution Disjoint Eager Execution

Especulação de Controle Fig.1 :Comparação entre técnicas de esp. de controle, extraída do trabalho de Augustus K. Uht e Vijay Sindagi

Especulação de Dados Predição de Endereços Explora localidade temporal MAP: Memory Address Prediction Fig.2 : Representação da Memory History Table, adaptada do trabalho de Gonzalez e Gonzalez

Especulação de Dados Predição de Valor Explora localidade de valor Fig. 3: Localidade de Valor para Instruções de Load, extraída do trabalho de Lipasti e Shen

Especulação de Dados Predição de Valor Fig. 4: Localidade de valor para escrita em registradores, extraída do trabalho de Lipasti e Shen

Especulação de Dados Predição de Valor Implementação em dois níveis: Fig.5: Unidade de Predição, extraída do trabalho de Lipasti e Shen

Especulação de Dados Predição de Valor Fig. 6: Unidade de Verificação e Correção extraída do trabalho de Lipasti e Shen

Tratamento de Exceções Garantir Funcionalidade Métodos Modelo de especulação restritivo Modelo geral de especulação Write-back Supression

Dúvidas??