Hardware Description Language Aula 4 -VHDL

Slides:



Advertisements
Apresentações semelhantes
Mapeamento de Entrada / Saída em Sistemas Digitais
Advertisements

Capitulo 6: Entrada e Saída
Conversores Analógico-Digital
CPU: Controle e processamento
Conversores A/D e D/A Conversor analógico-digital (ADC) e conversor digital-analógico (DAC) são usados para interfacear um computador com o mundo analógico.
Técnicas para operações E/S
Capítulo 2 A família de Microcontroladores MCS-51 da Intel
Autor: Salvador P. Gimenez
LINGUAGEM DE PROGRAMAÇÃO ORIENTADA A OBJETOS INSTRUÇÕES DE CONTROLE – PARTE I Prof. Thiago Pereira Rique
Projecto de Hardware com FPGAs
Arquitetura dos Microprocessadores 8086 e 8088
Lógica reconfigurável por hardware
Algoritmos e Estruturas de Dados Eng. Elétrica – CEFETES Prof. MSc. Luis Eduardo 2006/2.
MC542 Organização de Computadores Teoria e Prática
MC 542- Organização de Computadores
VHDL (outros tópicos) MO801/MC912.
MC542 Organização de Computadores Teoria e Prática
Sistemas Operacionais II
Professor: Carlos Roberto da Silva Filho, M. Eng.
Estruturas de Dados II Prof.: Sergio Pacheco Prof.: Sergio Pacheco 1 1.
1 Professor Rogério B. de Andrade - Aula 001- Dez/2008 Técnicas e Linguagem de Programação.
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
1. Circuitos seqüenciais - conceito 2. Flip-flops 3. Registradores 4
Arquitetura de Computadores
Sincronização e Comunicação entre Processos
Fundamentos de Eletrônica Digital
Aplicações com FPGA Aula 10
Sistemas Operacionais I
ALTERA FLEX 10K CARACTERÍSTICAS
Circuitos Combinacionais Básicos Descrição VHDL
UTFPR – Prof. Carlos Raimundo Erig Lima. .….… STD_LOGIC (equivalente ao BIT) STD_LOGIC_VECTOR (equivalente ao BIT_VECTOR)
Engenharia de Software para Computação Embarcada
Sub-programas. Mecanismo de composição de programas Sub-programa está para peça de LEGO assim como um programa está para a construção.
Aula prática 6 Vetores e Matrizes
Unidade Central de Processamento
Unidade Central de Processamento
Funcionamento básico de um computador
Lógica reconfigurável por hardware
Circuitos Seqüenciais Contadores
Projeto de um Comparador Descrição Estrutural x Comportamental
Exercícios de Máquinas de Estado
Alunos: Filipe Teixeira Nelson Ferreira
Projeto de Circuito Combinacional Unidade Lógica e Aritmética (ULA)
Aula prática 6 Vetores e Matrizes
Organização de um computador
Prof. Ricardo Santos PONTEIROS
Hardware Description Language Aula 6 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Algoritmos e Estruturas de Dados I – Ponteiros
Hardware Description Language Aula 3 – AHDL (continuação)
SO Paginação de Memória Algoritmos de Substituição de Página
Organização e Arquitetura de Computadores
Circuitos Sequenciais
Programação de Autómatos 4-Tratamento de Dados 4.1- Comparação de dados Programação.
Circuitos Combinacionais Básicos Descrição VHDL
Aplicações com flip-flops
Hardware Description Language Aula 8 –Verilog HDL
Hardware Description Language Aula 4 –VHDL (introdução)
Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 3 – AHDL (conclusão) Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 5 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 9 –Verilog HDL Prof. Afonso Ferreira Miguel, MSc.
8088 Assembly Software Básico Mitsuo Takaki.
Subsistema de Entrada e Saída do Kernel
Parte 3 Seção de Dados e Unidade de Controle
Prof. Marcos Dorigão Manfrinato
Sistemas Operacionais
Afonso Ferreira Miguel
Arquitetura de computadores
FLIP-FLOPs.
Eletrônica Digital Circuitos Sequenciais
Transcrição da apresentação:

Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc

Data Objects Inteiros e Vetores

Exercício 1 Implementar uma memória ROM com um pino que controle a saída (OE) para TRISTATE. Utilize os mesmos dados armazenados do slide anterior.

Exercício 2 Implementar uma memória RAM com 3 bits de endereço e 4 bits de dados. Esta memória fica sempre habilitada (não tem CE) e escreverá um dado quando wr for para 1. Completar

Paralelismo de processos Arquitetura Processo 1 Processo 2 Processo 3 Processo 4 Processo 5

Paralelismo de processos Alterando A, os processos P1 e P2 são executados em paralelo

Paralelismo de processos Alterando B, os processos P1 e P3 são executados em paralelo

Paralelismo de processos Alterando C, apenas o processo P2 é executado

Comunicação entre processos Processo P1 Processo P2 Processo P3

Comunicação entre processos Processo P1 Processo P2 Processo P3

Comunicação entre processos Evento em A Evento em D Evento em E

Comunicação entre processos

Comunicação entre processos Evento em D

Comunicação entre processos

Exercício 3 Modifique o exercício do Latch da aula anterior para que utilize dois processos (proc1 e proc2) para controlar as funções do latch e da saída respectivamente. Utilize um signal (s) para comunicar dados entre os processos.

Evitar processos desnecessários

Outros atributos array type or objects of the array type

Outros atributos Signals attributes

Contadores Contador Simples (UP – 3 bits - MOD 8) Tipo inteiro, unsigned ou signed

Contadores Contador Simples (UP – 3 bits - MOD 8) O valor contado é incrementado e armazenado em uma variável do processo.

Contadores Contador Simples (UP – 3 bits - MOD 8) Neste exemplo, a ação de incremento é sensível a rampa ascendente.

Contadores Contador com Reset (UP – 3 bits - MOD 8) A variável de contagem é zerada ao receber um sinal de reset.

Contadores Contador com Reset + Load (UP – 3 bits - MOD 8) A entrada é carregada quando load vai para 1.

Contadores Contador UP/DOWN – 3 bits - MOD 8 A variável de contagem é incrementada ou decrementada em função da entrada up_down. Contadores Contador UP/DOWN – 3 bits - MOD 8