O latch RS QN (QN)inv 1 S R QN+1 (QN+1)inv TABELA DE TRANSIÇÃO DE ESTADOS S R QN+1 (QN+1)inv QN (QN)inv 1
O latch RS/Outras implementações Teoremas de DeMorgan: Um matemático chamado De Morgan desenvolveu um par de regras complementares usadas para converter a operação OU em E e vice versa. Teorema 1: Implementação: S
O latch RS/Outras implementações É possível ? O que muda ? Teoremas de DeMorgan: Teorema 2: Implementação: S S
O latch RS Controlado
O latch RS Controlado/Simulação
Simulação/Estudo de caso Ruído Não afeta saída Ruído Não afeta saída
Descrição Verilog/Latch RS controlado module latch_rs_controlado (output reg q, qinv, input c, r, s); always @(*) begin if (c = =1) begin if (r == 1 & s = = 0) begin q = 0; qinv = 1; end else if (r = = 0 & s = = 1) begin q = 1; qinv = 0; endmodule Símbolo do Latch RS Controlado
O latch RS Controlado com SET e RESET Assíncronos
O latch RS com SET e RESET Assíncronos/Simulação
Símbolo
O latch D TABELA DE TRANSIÇÃO LATCH RS CONTROLADO TABELA DE TRANSIÇÃO LATCH D
O latch D TABELA DE TRANSIÇÃO LATCH D
Descrição e Simulação latch D module latch_tipoD (output reg q, qinv, input c, d); always @(*) begin if (c = =1)begin q = d; qinv = !d; end endmodule
latch tipo D Descrição RTL module latch_tipoD_sem_qinv (output reg q, input c, d); always @(*) begin if (c = =1)begin q = d; end endmodule
latch tipo D Descrição RTL module latch_tipoD (output reg q, qinv, input c, d); always @(*) begin if (c= =1)begin q = d; qinv = !d; end endmodule
Latches com ativação em lógica complementar
Célula LATCH da ALTERA