Transformada Rápida de Fourier para FPGA

Apresentação em tema: "Transformada Rápida de Fourier para FPGA"— Transcrição da apresentação:

1 Transformada Rápida de Fourier para FPGA
Aluno: Arthur Umbelino Alves Orientador: Manoel Eusébio de

2 SystemC and OO-Synthesis
Roteiro FFT FloPoCo Trabalho realizado Test Bench Complex Adder Complex Multiplier Butterfly Butterfly (1,0) Butterfly (0,-1) FFT8 Trabalho a ser realizado Tobias Oppold

3 Fast Fourier Transform(FFT)
Maneira mais eficiente de calcular um DFT com complexidade O(nlogn ) Domínio do Tempo -> Domínio da Freqüência Uma família de algoritmos Cooley-Tukey Prime-factor Bruun's Rader's Bluestein's

4 Fast Fourier Transform(FFT)
SystemC and OO-Synthesis Fast Fourier Transform(FFT) Extensivamente utilizada em várias aplicações de DSP Análise de espectro Convolução de alta-velocidade (filtro linear) Detecção e estimativa de sinais Identificação de sistemas Compressão de áudio Síntese de modelo espectral de som The DFT is normally encountered in practice as a Fast Fourier Transform (FFT)--i.e., a high-speed algorithm for computing the DFT. FFTs are used extensively in a wide range of digital signal processing applications, including spectrum analysis, high-speed convolution (linear filtering), filter banks, signal detection and estimation, system identification, audio compression (e.g., MPEG-II AAC), spectral modeling sound synthesis, and many other applications; some of these will be discussed in Chapter 8. Tobias Oppold 4

5 FFT

6 Radix-2 FFT Diagrama Borboleta DIF(Decimation in Frequency) DIT(Decimation in Time)

7 FloPoCo (Floating-Point Cores)
Gerador de cores aritméticos em VHDL com opções de: Frequência Fabricante do FPGA( Altera ou Xilinx ) Pipeline Uso ou não de blocos DSP Padrão IEEE e LNS (logarithm number system) Implementa todas as operações(+,*,/,sqr) Parametrizada( tamanho de expoente e mantissa variáveis ) Tratamento de exceções(+∞,-∞,NaN)

8 Trabalho realizado Implementação dos algoritmos de DFT e FFT em C++
Construção do modelo de referência em SystemC Testes na biblioteca FloPoCo Construção dos blocos básicos da FFT no FPGA Geração de test benchs Construção da FFT

9 Test bench Modelo de Referência C++ Saída Comparador Entrada Relatório
Simulador HDL Saída Comparador Relatório

10 Complex Adder + a c b d real imag

11 Relatório de Síntese Complex Adder
32 bits 64 bits Logic Utilization Used Available Utilization Number of Slice Registers 1008 28800 3% Number of Slice LUTs 1314 4% Frequência MHz Logic Utilization Used Available Utilization Number of Slice Registers 2098 28800 7% Number of Slice LUTs 2702 9% Frequência MHz

12 Complex Multiplier x + a c b d real imag

13 Relatório de Síntese Complex Multiplier
32 bits 64 bits Logic Utilization Used Available Utilization Number of Slice Registers 1256 28800 4% Number of Slice LUTs 2252 7% Number of DSP48Es 16 48 33% Frequência MHz Logic Utilization Used Available Utilization Number of Slice Registers 3202 28800 11% Number of Slice LUTs 6854 23% Number of DSP48Es 36 48 75% Frequência MHz

14 ButterFly Complex Adder Mult

15 Relatório de Síntese Butterfly
32 bits 64 bits Logic Utilization Used Available Utilization Number of Slice Registers 3648 28800 12% Number of Slice LUTs 4952 17% Number of DSP48Es 16 48 33% Frequência MHz Logic Utilization Used Available Utilization Number of Slice Registers 8159 28800 28% Number of Slice LUTs 12652 43% Number of DSP48Es 36 48 75% Frequência MHz

16 ButterFly (1,0) Complex Adder

17 Relatório de Síntese Butterfly (1,0)
32 bits 64 bits Logic Utilization Used Available Utilization Number of Slice Registers 2392 28800 8% Number of Slice LUTs 2832 9% Frequência MHz Logic Utilization Used Available Utilization Number of Slice Registers 4957 28800 17% Number of Slice LUTs 5836 20% Frequência MHz

18 ButterFly (0,-1) Complex Adder Change

19 Relatório de Síntese Butterfly (0,-1)
32 bits 64 bits Logic Utilization Used Available Utilization Number of Slice Registers 2392 28800 8% Number of Slice LUTs 2832 9% Frequência MHz Logic Utilization Used Available Utilization Number of Slice Registers 4957 28800 17% Number of Slice LUTs 5837 20% Frequência MHz

20 FFT8

21 Relatório de Síntese FFT8 32 bits
Normal Otimizado Logic Utilization Used Available Utilization Number of Slice Registers 43336 28800 150% Number of Slice LUTs 59771 207% Number of DSP48Es 48 100% Frequência MHz Logic Utilization Used Available Utilization Number of Slice Registers 30718 28800 106% Number of Slice LUTs 36653 127% Number of DSP48Es 32 48 66% Frequência MHz

22 Relatório de Síntese FFT8 64 bits
Normal Otimizado Logic Utilization Used Available Utilization Number of Slice Registers 91014 28800 316% Number of Slice LUTs 141447 491% Number of DSP48Es 48 100% Frequência MHz Logic Utilization Used Available Utilization Number of Slice Registers 65474 28800 227% Number of Slice LUTs 89650 311% Number of DSP48Es 48 100% Frequência MHz

23 Quantidade de Blocos Aritméticos
Op. de ponto flutuante FFT-2 FFT-4 FFT-8 Somadores 6 24 72 Multiplicadores 4 12 48 Somadores Ot. 16 52 Multiplicadores Ot. 8

24 Trabalho a ser realizado
Finalizar implementação de um case para validação Finalizar escrita da dissertação

25 Dúvidas