A apresentação está carregando. Por favor, espere

A apresentação está carregando. Por favor, espere

ARQUITETURA DE COMPUTADORES BARRAMENTO CPU - MEMORIA BARRAMENTO DE ENDEREÇO BARRAMENTO DE DADOS BARRAMENTO DE CONTROLE MEMRD MEMWR.

Apresentações semelhantes


Apresentação em tema: "ARQUITETURA DE COMPUTADORES BARRAMENTO CPU - MEMORIA BARRAMENTO DE ENDEREÇO BARRAMENTO DE DADOS BARRAMENTO DE CONTROLE MEMRD MEMWR."— Transcrição da apresentação:

1 ARQUITETURA DE COMPUTADORES BARRAMENTO CPU - MEMORIA BARRAMENTO DE ENDEREÇO BARRAMENTO DE DADOS BARRAMENTO DE CONTROLE MEMRD MEMWR

2 ARQUITETURA DE COMPUTADORES SINAL ADICIONAL NO BARRAMENTO DE CONTROLE ESPERA (WAIT, READY)

3 E2E1E3 CLK B.END. MEMRD B.DADOS E0 ARQUITETURA DE COMPUTADORES SINAL ADICIONAL NO BARRAMENTO DE CONTROLE T AC: TEMPO DE ACESSO A MEMORIA T R: TEMPO DE RESPOSTA DA MEMORIA T AC < T R A MEMORIA NÃO PODE SER USADA

4 E2E1E3 CLK B.END. MEMRD B.DADOS E0 ARQUITETURA DE COMPUTADORES SINAL ADICIONAL NO BARRAMENTO DE CONTROLE T AC: TEMPO DE ACESSO A MEMORIA T R: TEMPO DE RESPOSTA DA MEMORIA T AC > T R A MEMORIA PODE SER USADA

5 ARQUITETURA DE COMPUTADORES SINAL DE #WAIT (READY) BARRAMENTO DE CONTROLE ESTADO B0 B1 B2 B3 B4 C. DE CONEX. REND <- PC, T1 <-PCL PCL <- SALU, FC <- COUT T1 <- PCH PCH <- SALU IR <- RDADOS C. DE OPER INC (T1) INC(T1) C. S. C. RD #RD B1B2 #WAIT=1 #WAIT=0 #WAIT

6 ARQUITETURA DE COMPUTADORES SINAL DE #WAIT (READY) CONTROLE EXTERNO #WAIT TEMPORIZADOR MONOESTAVEL OU CONTADOR OR MEMRD MEMWR

7 ARQUITETURA DE COMPUTADORES SINAL DE #WAIT (READY) CONTROLE INTERNO C.COM.|C.OPER.|C.S.C.|C.PROX.END. END DADO MEMORIA B0 B1 B2 SEQUENCIADOR RENDUC CLK END. B0 IR CIN MUX1|MUX0|#+1/+2|0/1 FC COMP O 1 2 MODIFICADOR 3 OR INV #WAIT

8 C. PROX END MUX1| MUX0 |#+1/+2|0/ X X ARQUITETURA DE COMPUTADORES DIAGRAMA DE TEMPO NO BARRAMENTO – BUSCA C. DE CONEX. REND <- PC, T1 <-PCL PCL <- SALU, FC <- COUT T1 <- PCH PCH <- SALU IR <- RDADOS C. DE OPER INC (T1) INC(T1) C. S. C. RD #RD ESTADO B0 B1 B2 B3 B4 FC=0 FC=1 B0 B1WB3B1 B4 B2 CLK B.END. MEMRD B.DADOS 7 T CLK B5 #WAIT

9 ARQUITETURA DE COMPUTADORES SINAIS ADICIONAIS NO BARRAMENTO DE CONTROLE AO MESMO TEMPO NÃO!! CONTROLADOR DE DISCO

10 ARQUITETURA DE COMPUTADORES SINAIS ADICIONAIS NO BARRAMENTO DE CONTROLE ( HOLD/HLDA) ( BUSREQ/BUSACK) MEMORIA CPUCONTROLADOR HOLD HLDA ALTA IMPEDANCIA

11 ARQUITETURA DE COMPUTADORES SINAIS ADICIONAIS NO BARRAMENTO DE CONTROLE ( HOLD/HLDA) ( BUSREQ/BUSACK) MEMORIA CPUCONTROLADOR HOLD HLDA ALTA IMPEDANCIA

12 ARQUITETURA DE COMPUTADORES SINAIS DE HOLD/HLDA CONTROLE INTERNO C.COM.|C.OPER.|C.S.C.|C.PROX.END. END DADO MEMORIA B0 B1 B2 SEQUENCIADOR RENDUC CLK END. B0 IR CIN MUX1|MUX0|#+1/+2|0/1| HHOLD FC COMP O 1 2 MODIFICADOR 3 OR INV #WAIT OR AND HOLD HLDA D Q CLK

13 C. PROX END MUX1| MUX0 |#+1/+2|0/1|HHOLD X X X ARQUITETURA DE COMPUTADORES DIAGRAMA DE TEMPO NO BARRAMENTO – BUSCA C. DE CONEX. REND <- PC, T1 <-PCL PCL <- SALU, FC <- COUT T1 <- PCH PCH <- SALU IR <- RDADOS C. DE OPER INC (T1) INC(T1) C. S. C. RD #RD ESTADO B0 B1 B2 B3 B4 FC=0 FC=1 B0 B2B4B1 B4H B3 CLK B.END. MEMRD B.DADOS B5 HOLD HLDA

14 ARQUITETURA DE COMPUTADORES SINAIS ADICIONAIS NO BARRAMENTO DE CONTROLE MEMORIA CPU HOLD HLDA MEMRD MEMWR #WAIT RESET CLK 3 S OE BARRAMENTO DE CONTROLE

15 ARQUITETURA DE COMPUTADORES EXERCICIO 6 1.PROJETE UM CIRCUITO QUE GERE UM ÚNICO PERIODO DE WAIT-STATE(USO OBRIGATORIO DE FF`s D COM PRESET E CLEAR) E GATES. 2.USEO CONTADOR DOWN ABAIXO DE MODO QUE SEJA INTRODUZIDO 2 PERIODOS DE WAIT-STATE. EN / LOAD D3 D2 D1 D0 CLK RESET Q3 Q2 Q1 Q0 EN / LOAD CARREGA CONTADOR 1 HABILITA CONTAGEM 0 DESABILITA CONTAGEM

16 ARQUITETURA DE COMPUTADORES EXERCICIO 6 3. COMPLETE O CIRCUITO ABAIXO DE MODO A COMPATIBILIZAR A MEMORIA COM A CPU DE MODO MAIS EFICIENTE. OBS: NÃO É PERMITIDO O USO DE MONOESTAVEIS EM CASCATA MEM1 T AC = 45NS #CS MEM2 T AC = 65NS #CS MEM3 T AC = 81NS #CS MONO1 T P = 27NS CLK #Q MONO2 T P = 17NS CLK #Q MONO3 T P = 100NS CLK #Q #WAIT CLK CPU FCLK =40MHZ CLK

17 ARQUITETURA DE COMPUTADORES EXERCICIO 6 4. O DIAGRAMA DE TEMPO ESTÁ CORRETO? B0 B1WB3B1 B4 B2 CLK B.END. MEMRD B.DADOS #WAIT HOLD HLDA

18 ARQUITETURA DE COMPUTADORES EXERCICIO 6 5. O DIAGRAMA DE TEMPO ESTÁ CORRETO? B0 B3 B1 B4H CLK B.END. MEMRD B.DADOS #WAIT HOLD HLDA B2B4

19 ARQUITETURA DE COMPUTADORES EXERCICIO 6 6. O DIAGRAMA DE TEMPO ESTÁ CORRETO? B0 B2B1 CLK B.END. MEMRD B.DADOS #WAIT HOLD HLDA B3 B4

20 ARQUITETURA DE COMPUTADORES EXERCICIO 6 7. O DIAGRAMA DE TEMPO ESTÁ CORRETO? B0 B3 B1 B4H CLK B.END. MEMRD B.DADOS #WAIT HOLD HLDA B2B4

21 ARQUITETURA DE COMPUTADORES EXERCICIO 6 8. A CPU EXAMINA O SINAL DE HOLD APÓS CADA ACESSO A MEMORIA DE PROGRAMA. SE ELE ESTIVER ATIVADO A CPU LIBERA O BARRAMENTO DE MEMORIA E FICA REPETINDO UM ESTADO, FAÇA AS MODIFICAÇÕES NECESSARIAS DE MODO QUE SE HOUVER UM PEDIDO DE HOLD E A CPU NÃO ESTIVER ACESSANDO A MEMORIA DE PROGRAMA, ELA LIBERA A MEMORIA E CONTINUA O SEU PROCESSAMENTO INTERNO E SÓ PÁRA (REPETINDO UM ESTADO) SE PRECISAR ACESSAR A MEMORIA.

22 ARQUITETURA DE COMPUTADORES INSTRUÇÕES PARA A CPU PC DC SP RA VIIR AB T1T2 ALU FC UNID. DE CONTROLE REG´s B.END B.DADOS R.END R.DADOS UNID. DE INTERFACE MEMORIA RD WR BITS 16 BITS CONTR. CONEXÃO 1 BIT INSTRUÇÕES ? PROJETADA

23 ARQUITETURA DE COMPUTADORES APLICAÇÃO – TRANSFORMAÇÃO GRAFICA MT O O MEM

24 ARQUITETURA DE COMPUTADORES INSTRUÇÕES NECESSÁRIAS O O DC 0400 INSTRUÇÃO MOV DC NH NL COD. BINARIO 21H CPU MEM ARBITRADO

25 ARQUITETURA DE COMPUTADORES INSTRUÇÕES NECESSÁRIAS O O A INSTRUÇÃO MOV A, (DC) COD. BINARIO 22H CPU MEM B INSTRUÇÃO MOV B, (DC) COD. BINARIO 23H

26 ARQUITETURA DE COMPUTADORES INSTRUÇÕES NECESSÁRIAS O O DC INSTRUÇÃO INC DC COD. BINARIO 24H CPU MEM +1

27 ARQUITETURA DE COMPUTADORES INSTRUÇÕES NECESSÁRIAS A INSTRUÇÃO MUL A, B COD. BINARIO 25H CPU B A <- A x B CONTEUDO DE A E B < 16

28 ARQUITETURA DE COMPUTADORES INSTRUÇÕES NECESSÁRIAS A INSTRUÇÃO ADD A, B COD. BINARIO 26H CPU B A <- A + B

29 ARQUITETURA DE COMPUTADORES INSTRUÇÕES NECESSÁRIAS O O A INSTRUÇÃO MOV (DC), A COD. BINARIO 27H CPU MEM B INSTRUÇÃO MOV (DC), (B COD. BINARIO 28H

30 ARQUITETURA DE COMPUTADORES FLAG`S DE STATUS ADICIONAIS D Q CLK ZERO D Q CLK OVERF D Q CLK PARID

31 ARQUITETURA DE COMPUTADORES TAREFA DO PROJETISTA DA CPU MICROPROGRAMAS DE EXECUÇÃO DAS INSTRUÇÕES ALGORITMO DE MULTIPLICAÇÃO Z = X.Y Z = X. Σ (Y I.2 I ) Z = Σ (XY I.2 I )

32 ARQUITETURA DE COMPUTADORES TAREFA DO USUARIO DA CPU PROGRAMA DE TRANSFORMAÇÃO

33 ARQUITETURA DE COMPUTADORES EXERCICIO 7 PROJETISTA DEVE PREENCHER A TABELA ABAIXO | CONEXÃO | OPERAÇÃO |RD| WR |PROXIMO ENDEREÇO E0 |

34 ARQUITETURA DE COMPUTADORES EXERCICIO 7 USUARIO DEVE PREENCHER A TABELA ABAIXO END(H)|CONTEUDO| PROGRAMA EM ASSEMBLY 0100 | |


Carregar ppt "ARQUITETURA DE COMPUTADORES BARRAMENTO CPU - MEMORIA BARRAMENTO DE ENDEREÇO BARRAMENTO DE DADOS BARRAMENTO DE CONTROLE MEMRD MEMWR."

Apresentações semelhantes


Anúncios Google