Universidade Federal de Santa Catarina Centro Tecnológico Computer Science & Electrical Engineering Lab 2 Combinational Circuits in CMOS Digital Integrated.

Apresentação em tema: "Universidade Federal de Santa Catarina Centro Tecnológico Computer Science & Electrical Engineering Lab 2 Combinational Circuits in CMOS Digital Integrated."— Transcrição da apresentação:

1 Universidade Federal de Santa Catarina Centro Tecnológico Computer Science & Electrical Engineering Lab 2 Combinational Circuits in CMOS Digital Integrated Circuits INE 5442 / EEL 7312 Prof. José Luís Güntzel guntzel@inf.ufsc.br

2 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 2 INE 5442 / EEL 7312 Digital Integrated Circuits ABS 001 011 101 110 A S B A S B A B Vdd Simulação Elétrica de uma Porta Nand Truth-table Logic-level symbol Transistor schematics

3 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 3 INE 5442 / EEL 7312 Digital Integrated Circuits Steady state behavior: 4 possible input combinations A=0 S=1 B=0 A=0 B=0 C L =Vdd Vdd A=0 S=1 B=1 A=0 B=1 C L =Vdd Vdd A=1 S=0 B=1 A=1 B=1 C L =0 V Vdd A=1 S=1 B=0 A=1 B=0 C L =Vdd Vdd ABS 001 011 101 110 Simulação Elétrica de uma Porta Nand

4 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 4 INE 5442 / EEL 7312 Digital Integrated Circuits B Out V DD GND A A S B A B Vdd Simulação Elétrica de uma Porta Nand

5 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 5 INE 5442 / EEL 7312 Digital Integrated Circuits Simulação Elétrica de uma Porta Nand CLCL A RnRn A RpRp B RpRp B RnRn C int B Out V DD GND A

6 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 6 INE 5442 / EEL 7312 Digital Integrated Circuits Delay characterization through electric-level simulation (e.g., Spice) B A S tp LH(A) tp HL(A) tp LH(B) tp HL(B) A S B input tp LH (ps) tp HL (ps) A B Evaluates the individual contribution of each input (the others are kept at their non-controlling values) Simulação Elétrica de uma Porta Nand

7 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 7 INE 5442 / EEL 7312 Digital Integrated Circuits Descrição Spice de uma Porta Nand * Cabecalho: nome do circuito, autor, data etc * Inclusao de arquivo de tecnologia.include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) V4 b 0 pulse(5 0 6n 200p 200p 2n 12n) *Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida=“out" MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p * Capacitancia para representar carga vista pela saida da porta CL out 0 20f.control tran 2p 12n plot a+12 b+6 out.endc.end Versão SpiceOpus

8 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 8 INE 5442 / EEL 7312 Digital Integrated Circuits Descrição Spice de uma Porta Nand * Inclusao de arquivo de tecnologia.include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) V4 b 0 pulse(5 0 6n 200p 200p 2n 12n) *Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida="out" MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p A out B A B vdd M1 M2 int gnd

9 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 9 INE 5442 / EEL 7312 Digital Integrated Circuits Descrição Spice de uma Porta Nand * Inclusao de arquivo de tecnologia.include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) V4 b 0 pulse(5 0 6n 200p 200p 2n 12n) *Descricao da porta nand de 2 entradas. Entradas= "a", "b"; saida="out" MP1 vdd a out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MP2 vdd b out vdd CMOSP l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN1 gnd b int gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p MN2 int a out gnd CMOSN l=0.5u w=1.2u pd=4.2u ad=0.6p ps=4.2u as=0.6p B Out V DD GND A

10 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 10 INE 5442 / EEL 7312 Digital Integrated Circuits Descrição Spice de uma Porta Nand * Inclusao de arquivo de tecnologia.include modelo_05.txt * Fonte de alimentacao V1 vdd 0 dc 5 V2 gnd 0 dc 0 * Fontes de tensao para as entradas V3 a 0 pulse(5 0 2n 200p 200p 2n 12n) tempos de transição dos sinais de entrada 12ns (=período) 2ns (=tV2) 2ns (=retardo) 200ps (tempo v1 p/ v2) 200ps (tempo v2 p/ v1)

11 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 11 INE 5442 / EEL 7312 Digital Integrated Circuits Descrição Spice de uma Porta Nand * Capacitancia para representar carga vista pela saida da porta CL out 0 20f.control tran 2p 12n plot a+12 b+6 out.endc.end B Out V DD GND A Capacitância de saída Passo de simulação Tempo total de simulação

12 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 12 INE 5442 / EEL 7312 Digital Integrated Circuits Arquivos para Estes Experimento Disponíveis em www.inf.ufsc.br/~guntzel/ine5442/lab2 Arquivo com a descrição Spice (compatível com SpiceOpus): nand2.cir Arquivo de tecnologia: modelo_05.txt

13 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 13 INE 5442 / EEL 7312 Digital Integrated Circuits Experimento 1: Roteiro 1.Simular a porta nand de duas entradas com as seguintes opções de tempo de transição dos sinais de entrada (Tr): 0p, 200p, 400p, 600p, 800p (com CL=20fF) 2.Medir nos gráficos e anotar os resultados, preenchendo a seguinte tabela 3.Comentar os resultados obtidos, confrontando-os com a teoria (máx. um parágrafo) inputTr=0psTr=200psTr=400psTr=600psTr=800ps a  b  a  b  Obs: faremos em aula as simulações para Tr=200ps e CL=400 ps

14 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 14 INE 5442 / EEL 7312 Digital Integrated Circuits Experimento 2: Roteiro 1.Simular a porta nand de duas entradas com as seguintes opções de carga de saída CL: 10f, 20f, 30f, 40f, 50f (com Tr=400ps) 2.Medir nos gráficos e anotar os resultados, preenchendo a seguinte tabela 3.Comentar os resultados obtidos, confrontando-os com a teoria (máx. um parágrafo) inputCL=10fFCL=20fFCL=30fFCL=40fFCL=50fF a  b  a  b  Obs: faremos em aula as simulações para CL=10fF e CL=20fF

15 Lectures 33 to 36 Prof. Güntzel Combinational Circuits in CMOS 15 INE 5442 / EEL 7312 Digital Integrated Circuits Individual Estrutura: 1.Capa, contendo título (“INE5442/EEL7312 - Relatório do 2º Laboratorio”), nome do aluno, matrícula, email, data 2.Descrição do 1º Experimento, resultados e comentários (conforme slide 13) 3.Descrição do 2º Experimento, resultados e comentários (conforme slide 14) 4.Conclusões 5.Referências Bibliográficas Data de entrega: sexta-feira que vem, 24/10/2008 Entrega em papel (não serão aceitos relatórios via email) Source: Rabaey; Chandrakasan; Nikolic, 2005 Relatório