Dezembro de 2005 Sistemas Digitais 1 Síntese com um flip-flop por estado Prof. Carlos Sêrro Adaptado para l ó gica positiva por Guilherme Arroz SISTEMAS.

Slides:



Advertisements
Apresentações semelhantes
Flip-Flops e Dispositivos Correlatos
Advertisements

Contadores e Registradores
Máquinas de Estado Sistemas Digitais.
Eletrônica Digital Flip-Flops e Registradores de Deslocamento
Sistemas Digitais Projeto RTL – Unidade de Controle
Circuitos Lógicos e Organização de Computadores Capítulo 8 –Circuitos Seqüenciais Síncronos Ricardo Pannain
Eletrônica Digital Contadores
Máquinas de Estado Eletrônica Digital.
Introdução aos Sistemas Digitais
Unidades de Execução e de Controle Sistemas Digitais.
Circuitos Lógicos Sequenciais
FAFIMAN – Prof. Flávio Uber FAFIMAN – Departamento de Informática Curso: Ciência da Computação Professor: Flávio Rogério Uber Arquitetura e Organização.
MC542 Organização de Computadores Teoria e Prática
MC542 Organização de Computadores Teoria e Prática
Projeto de Circuitos Sequenciais Síncronos
Contadores Digitais.
Análise de Circuitos Sequenciais Síncronos
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
O FLIP-FLOP Os latches e os flips-flops são os blocos elementares com os quais se constrói a maior parte dos circuitos sequenciais. Um flip-flop é um dispositivo.
Contadores Contadores são circuitos digitais que variam os seus estados, sob um comando de um clock (relógio), de acordo com uma sequencia predeterminada.
Contadores Assíncronos
Máquina de Estados Uma máquina de estados finitos ou autômato finito é uma modelagem de um comportamento composto por estados, transições e ações Um estado.
MAPA DE KARNAUGH O Mapa de Karnaugh é uma ferramenta de auxílio à minimização de funções booleanas. O próprio nome mapa vem do fato dele ser um mapeamento.
1. Circuitos seqüenciais - conceito 2. Flip-flops 3. Registradores 4
Circuitos sequenciais síncronos
Circuitos combinatórios
Máquina de Estados Finito
Técnica de modelagem de Máquina de Estados em VHDL
Índice Sumário Implementação de Contadores Implementação de contadores
Prof.Corradi Finite State Machines.
Índice SUMÁRIO Introdução ao projeto de lógica seqüencial.
Engenharia de Software para Computação Embarcada
Sistemas Digitais Circuito de Dados / Circuito de Controlo ASMs e Implementação de Máquinas de Estados Frequently, presenters must deliver material of.
Análise de circuitos sequenciais síncronos
Contadores síncronos SISTEMAS DIGITAIS Prof. Carlos Sêrro
Flip-flops SISTEMAS DIGITAIS Prof. Carlos Sêrro
Alterado para lógica positiva por Guilherme Arroz
Registos SISTEMAS DIGITAIS Prof. Carlos Sêrro
Circuitos combinatórios típicos: circuitos aritméticos
Latches e Flip-Flops GSI008 – Sistemas Digitais
Fundamentos de Circuitos Sequenciais Modelos de Mealy e Moore
Circuitos Seqüenciais
Técnicas Digitais e de Microprocessadores II
Circuitos seqüenciais síncronos
Lógica Seqüêncial Bruno Silvério Costa.
Síntese clássica de circuitos sequenciais síncronos
CIRCUITO COMBINACIONAIS
ENGA78 – Síntese de Circuitos Digitais
Eletrônica Digital II ELT013
Prof. Carlos Humberto Llanos Q. Eletrônica para Instrumentação, Controle e Automação  Um dos grandes problemas dos CDA é a faixa de valores dos resistores.
Circuitos Sequenciais
SISTEMAS DIGITAIS AULA 6 Prof. José Bezerra de Menezes Filho CENTRO FEDERAL DE EDUCAÇÃO TECNOLÓGICA DA PARAÍBA DA PARAÍBA.
Aplicações com flip-flops
Hardware Description Language Aula 4 -VHDL Prof. Afonso Ferreira Miguel, MSc.
Hardware Description Language Aula 3 – AHDL (conclusão) Prof. Afonso Ferreira Miguel, MSc.
LEONARDO INSIGHT II / TAP-MM ASTEP - Conceitos básicos de teste © J. M. Martins Ferreira - Universidade do Porto (FEUP / DEEC)1 Conceitos básicos de teste.
Teste 2: Gabarito1 EA078 - Teste 2: Gabarito 1)Cálculo do “fan-out” da porta NAND 74LS00 Dados do 74LS00 I OH = -0,4mA I OL = 8mA I IH = 20μA I IL = -0,4mA.
Eletrônica Digital II ELT013
Introdução à Engenharia de Computação
FLIP-FLOPs.
Máquinas de Estados Finitos (cont)
ANTONIO AUGUSTO LISBOA DE SOUZA
Introdução às Máquinas de Estados Finitos (Finite State Machine - FSM)
Sistemas Digitais Aula 10 GRECO-CIN-UFPE.
Exercício: Trazer próxima aula
Exercícios: trazer próxima aula
Cap. V – Análise e Síntese de Circuitos Sequenciais Síncronos
Lei de Moore O número de transistores num circuito integrado duplica todos os 18 meses. Isto é extremamente relevante porque... as gates são feitas a partir.
Circuitos Lógicos Sequenciais
Prof. Marcio Cunha Aula 10 – Circuitos Sequenciais: Flip-Flop’s
Transcrição da apresentação:

Dezembro de 2005 Sistemas Digitais 1 Síntese com um flip-flop por estado Prof. Carlos Sêrro Adaptado para l ó gica positiva por Guilherme Arroz SISTEMAS DIGITAIS

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais2 Métodos de síntese A síntese clássica que estudámos anteriormente tem um inconveniente: é morosa e complexa quando o número de entradas externas, de saídas e de estados é muito elevado A síntese clássica que estudámos anteriormente tem um inconveniente: é morosa e complexa quando o número de entradas externas, de saídas e de estados é muito elevado Os quadros de Karnaugh e as tabelas de excitações e de saídas são muito grandes Os quadros de Karnaugh e as tabelas de excitações e de saídas são muito grandes Seria interessante outro método de síntese que fosse mais simples Seria interessante outro método de síntese que fosse mais simples

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais3 Métodos de síntese Existem várias alternativas de síntese, mais ou menos complexas Existem várias alternativas de síntese, mais ou menos complexas Usando contadores, registos, etc. Usando contadores, registos, etc. No nosso curso vamos estudar um outro método, designado por síntese com 1 FF por estado No nosso curso vamos estudar um outro método, designado por síntese com 1 FF por estado O logigrama do circuito (o produto final do processo) é obtido directamente a partir do diagrama de estados O logigrama do circuito (o produto final do processo) é obtido directamente a partir do diagrama de estados

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais4 Métodos de síntese Este método não usa tabelas de excitação nem quadros de Karnaugh Este método não usa tabelas de excitação nem quadros de Karnaugh Naturalmente, trocamos a simplicidade da síntese por mais lógica Naturalmente, trocamos a simplicidade da síntese por mais lógica Mais FFs: em vez do número mínimo de FFs, usamos 1 FF por estado Mais FFs: em vez do número mínimo de FFs, usamos 1 FF por estado Ex: para 5 estados usamos 5 FFs, em vez de 3 Ex: para 5 estados usamos 5 FFs, em vez de 3 Mais lógica nas excitações (porque usamos mais FFs) Mais lógica nas excitações (porque usamos mais FFs)

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais5 Síntese c/ 1 FF por estado O princípio em que se baseia este método resulta de conseguirmos estabelecer uma relação biunívoca entre partes do diagrama de estados e partes do logigrama final do circuito O princípio em que se baseia este método resulta de conseguirmos estabelecer uma relação biunívoca entre partes do diagrama de estados e partes do logigrama final do circuito

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais6 Síntese c/ 1 FF por estado Quando a máquina está num determinado estado actual, a saída desse FF, no circuito, está activa, e as saídas dos outros estão inactivas Quando a máquina está num determinado estado actual, a saída desse FF, no circuito, está activa, e as saídas dos outros estão inactivas Com o aparecimento de um flanco de comutação, a máquina passa ao estado seguinte, e o FF correspondente a esse estado passa agora a ter a sua saída activa e os outros não Com o aparecimento de um flanco de comutação, a máquina passa ao estado seguinte, e o FF correspondente a esse estado passa agora a ter a sua saída activa e os outros não

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais7 Síntese c/ 1 FF por estado Em resumo, em cada período de relógio apenas um FF tem a saída activa Em resumo, em cada período de relógio apenas um FF tem a saída activa Ou seja, obtemos, no fim, uma espécie de registo de deslocamento complexo Ou seja, obtemos, no fim, uma espécie de registo de deslocamento complexo Evidentemente, temos de definir um estado inicial para a máquina, activando a saída desse FF e desactivando todas as outras Evidentemente, temos de definir um estado inicial para a máquina, activando a saída desse FF e desactivando todas as outras Activando inicialmente as entradas de Preset e de Clear assíncronas Activando inicialmente as entradas de Preset e de Clear assíncronas

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais8 Síntese c/ 1 FF por estado Consideremos de novo o diagrama de estados de Mealy do detector de sequências 0101 sobrepostas, e vamos sintetizá-lo com 1 FF por estado Consideremos de novo o diagrama de estados de Mealy do detector de sequências 0101 sobrepostas, e vamos sintetizá-lo com 1 FF por estado

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais9 Síntese c/ 1 FF por estado Começamos por perceber que, se temos 4 estados vamos ter 4 flip-flops Começamos por perceber que, se temos 4 estados vamos ter 4 flip-flops A seguir conv é m estabelecer o estado inicial, A, fazendo o Preset assíncrono do FF A e o Clear dos restantes A seguir conv é m estabelecer o estado inicial, A, fazendo o Preset assíncrono do FF A e o Clear dos restantes

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais10 Síntese c/ 1 FF por estado O estado A é estado seguinte do estado actual A se X=1, ou do estado actual C se X=1 O estado A é estado seguinte do estado actual A se X=1, ou do estado actual C se X=1 DA = QA X + QC x

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais11 Síntese c/ 1 FF por estado O estado B é estado seguinte do estado actual A se X=0, ou do estado actual B se X=0, ou do estado actual D se X=0 O estado B é estado seguinte do estado actual A se X=0, ou do estado actual B se X=0, ou do estado actual D se X=0 DB = QA X + QB X + QD X

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais12 Síntese c/ 1 FF por estado O estado C é estado seguinte do estado actual B se X=1, ou do estado actual D se X=1 O estado C é estado seguinte do estado actual B se X=1, ou do estado actual D se X=1 DC = QB X + QD X

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais13 Síntese c/ 1 FF por estado O estado D é estado seguinte do estado actual C se X=0 O estado D é estado seguinte do estado actual C se X=0 QD = QC X

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais14 Síntese c/ 1 FF por estado Finalmente, a saída Z vem a 1 no estado D se e só se X=1 Finalmente, a saída Z vem a 1 no estado D se e só se X=1 Z = QD X

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais15 Síntese c/ 1 FF por estado

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais16 Síntese c/ 1 FF por estado Transição incondicional Transição incondicional Vamos incondicionalmente de um estado actual A para um estado seguinte B (qualquer que seja o valor lógico nas entradas, no exemplo X) Vamos incondicionalmente de um estado actual A para um estado seguinte B (qualquer que seja o valor lógico nas entradas, no exemplo X)

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais17 Síntese c/ 1 FF por estado Transição incondicional Transição incondicional Quando a máquina está no estado A, a saída do FF A está activa e a do FF B está inactiva Quando a máquina está no estado A, a saída do FF A está activa e a do FF B está inactiva Quando a máquina passa ao estado B, a saída do FF B vem activa e a do FF A vem inactiva Quando a máquina passa ao estado B, a saída do FF B vem activa e a do FF A vem inactiva

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais18 Síntese c/ 1 FF por estado Transição condicionada ou fork Transição condicionada ou fork Vamos de um estado actual A para um de vários estados seguintes, consoante o valor lógico numa ou mais entradas (no exemplo apenas uma entrada, X, logo transita-se de A para B ou para C) Vamos de um estado actual A para um de vários estados seguintes, consoante o valor lógico numa ou mais entradas (no exemplo apenas uma entrada, X, logo transita-se de A para B ou para C)

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais19 Síntese c/ 1 FF por estado Transição condicionada ou fork Transição condicionada ou fork Quando a máquina está no estado A, a saída do FF A está activa e as dos outros estão inactivas Quando a máquina está no estado A, a saída do FF A está activa e as dos outros estão inactivas Quando a máquina passa ao estado B, por exemplo,a saída do FF B vem activa e as dos outros vêm inactivas Quando a máquina passa ao estado B, por exemplo,a saída do FF B vem activa e as dos outros vêm inactivas

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais20 Síntese c/ 1 FF por estado Convergência ou join Convergência ou join Vamos de um de entre vários estados actuais para um estado seguinte comum Vamos de um de entre vários estados actuais para um estado seguinte comum Na sua forma mais simples, essas transições não dependem dos valores lógicos nas entradas Na sua forma mais simples, essas transições não dependem dos valores lógicos nas entradas

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais21 Síntese c/ 1 FF por estado Saídas de Mealy ou saídas condicionadas Saídas de Mealy ou saídas condicionadas Os dois exemplos possíveis são Z=X ou Z=X Os dois exemplos possíveis são Z=X ou Z=X Z = X

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais22 Síntese c/ 1 FF por estado Saídas de Mealy ou saídas condicionadas Saídas de Mealy ou saídas condicionadas

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais23 Síntese c/ 1 FF por estado Saídas de Moore ou saídas incondicionais Saídas de Moore ou saídas incondicionais Os dois exemplos possíveis são Z=0 ou Z=1 Os dois exemplos possíveis são Z=0 ou Z=1 Z = 0 Z = 1

Prof. Carlos Sêrro Dezembro de 2005Sistemas Digitais24 Síntese c/ 1 FF por estado Saídas de Moore ou saídas incondicionais Saídas de Moore ou saídas incondicionais