© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações A interligação (pista) esquema representação física

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Impacto das interligações

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Modelos de pistas Modelo completo Apenas capacidades

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Capacidade de uma pista

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Capacidade: Modelo das placas paralelas

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Permitividade

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Capacidades das franjas

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Franja versus Placas paralelas

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Capacidade entre pistas

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Impacto da capacidade entre pistas

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Capacidades de pistas (0.25  m CMOS)

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Resistência

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Resistividade

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Lidando com a resistência  Escalamento selectivo da tecnologia  Melhores materiais  redução do comprimento médio das pistas  e.g. cobre, silicatos  Mais camadas de interconexão  redução do comprimento médio das pistas

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Polycide Gate MOSFET n + n + SiO 2 Poli-silício Silicato p Conductividade: 8-10 melhor que Poly

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Resistência por unidade de área

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações O modelo de parâmetros concentrados

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações O modelo RC de parâmetros concentrados: o atraso de Elmore

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Atraso de Elmore: Cadeia RC

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Modelo de pista Assumir: Pista é constituída por N segmentos de igual comprimento Para valores grandes de N:

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Linha RC distribuída

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Resposta ao impulso de uma pista em função de tempo e distância

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Modelos RC

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Atacar uma pista RC

© Digital Integrated Circuits 2nd (J. Rabaey et al) Interligações Regras aproximadas  atrasos rc devem ser apenas considerados se t pRC >> t pgate (porta que alimenta a pista) Lcrit >>  t pgate /0.38rc  atrasos rc devem ser apenas considerados quando o tempo de subida (descida) à entrada da linha é menor que RC, o tempo de subida (descida) da linha. t rise < RC  se esta condição não se verificar, a mudança do sinal é mais lenta que o atraso de propagação da pista